遅延ラインのカスケード接続

UltraScale アーキテクチャ SelectIO リソース ユーザー ガイド (UG571)

Document ID
UG571
Release Date
2023-08-31
Revision
1.15 日本語

RXTX_BITSLICE にはないが RX_BITSLICE で利用できる機能に、カスケード接続があります。この機能によって、TX_BITSLICE の使用されていない出力遅延ラインを RX_BITSLICE の入力遅延ラインにカスケード接続できます。その結果、2 倍の長さの遅延ラインでデータが RX_BITSLICE デシリアライザー レジスタに渡されます。1 つの遅延ラインは 512 タップです。入力および出力遅延ラインの両方をカスケード接続すると、利用可能な遅延の長さを 2 倍にできます。この機能は、 拡張遅延制御信号 の RX_BITSLICE で詳しく説明しています。