DCI I/O 規格を使用する HP I/O バンクには、ほかの HP I/O バンクから DCI インピーダンス値を取得するというオプションがあります。 この図 に示すように、各 I/O のインピーダンスを制御するため、デジタル制御バスがバンク内全体に分散されています。
DCI をカスケード接続する場合は、その I/O バンク (マスター バンク) の VRP ピンに外部基準抵抗を付ける必要があります。HP I/O バンク カラム内にあるほかのバンク (スレーブ バンク) では、VRP ピンに外部抵抗がなくてもマスター バンクと同じインピーダンスの DCI 規格を使用できます。カスケード接続されたバンクの DCI インピーダンスは、I/O マスター バンクによって制御されます。
この図 に、複数 I/O バンクをサポートする DCI カスケード接続を示します。バンク B をマスター I/O バンク、バンク A と C をスレーブ I/O バンクとみなすことができます。
DCI カスケード接続を実行する際のガイドラインは次のとおりです。
• DCI カスケード接続は、HP I/O バンクのカラムでのみ許可されます。
• マスターおよびスレーブ SelectIO テクノロジ バンクは、デバイス上の同じ HP I/O カラム上に配置される必要があり、インターポーザー境界がある場合を除き、カラム全体に広がることができます。
• スタックド シリコン インターコネクト (SSI) テクノロジを採用している大規模 UltraScale デバイスでは、インターポーザー境界をまたがって DCI をカスケード接続できません。
• マスターおよびスレーブ I/O バンクの V CCO と V REF (該当する場合) の電圧は同一です。
• 同じ HP I/O カラムに含まれるものの DCI を使用しない I/O バンク (パス スルー バンク) は、DCI 設定を組み合わせるための V CCO および V REF の電圧規則に従う必要はありません。
• DCI の I/O バンク互換性規則は、すべてのマスターおよびスレーブ バンクで満たされる必要があります。
• 同じ I/O カラムにある I/O バンクを確認する場合は、 『UltraScale および UltraScale+ FPGA パッケージおよびピン配置製品仕様』 (UG575) [参照 3] の「ダイ レベルでのバンク番号の概要」にある図を参照してください。
• DCI カスケード接続に関する詳細は、 DCI_CASCADE 制約 を参照してください。
推奨: 未使用の I/O バンクの V CCO ピンをフローティング状態にしておくと、これらのピンやバンク内の I/O ピンに対する ESD 保護のレベルが低下するため、未使用のバンクに電源を投入することを推奨しています。バンクに電源が投入されない場合は、DCI はこの電源未投入のバンクでそのままカスケード接続できます。
DCI カスケード接続を使用する場合、カスケード接続せずにバンクごとに DCI を使用する場合に比べて、ソース終端およびオンダイ入力終端でのばらつきが大きくなります。品質の詳細は、各製品のデータシート [参照 2] を参照してください。