すべての UltraScale FPGA は、コンフィギュレーション可能な SelectIO インターフェイス ドライバーとレシーバーを備え、さまざまな標準インターフェイスに対応しています。その充実した機能セットには、出力駆動能力およびスルー レートのプログラマブル制御、DCI (デジタル制御インピーダンス) を用いたオンチップ終端、内部基準電圧 (INTERNAL_VREF) の生成機能などがあります。
重要: HR I/O バンクには DCI 機能がありません。したがって、このユーザー ガイドの DCI に関する記述はいずれも HR I/O バンクには適用されません。
若干の例外はありますが、各 I/O バンクには 52 本の SelectIO ピンがあり、その内の 48 本のピンがシングルエンドおよび差動 I/O 規格の両方をインプリメントできます。多目的 VRP ピンを含む残りの 4 本のピンがシングルエンド (専用) IOB となります。すべての SelectIO リソースには入力、出力、およびトライステートのドライバーが含まれます。
SelectIO ピンは、シングルエンドおよび差動のさまざまな I/O 規格に合わせて構成できます。
• たとえば、シングルエンド I/O 規格には、LVCMOS、LVTTL、HSTL、SSTL、HSUL、および POD などがあります。
• 差動 I/O 規格には、LVDS、Mini_LVDS、RSDS、PPDS、BLVDS、TMDS、SLVS、LVPECL、および SUB_LVDS と、差動の HSTL、POD、HSUL、および SSTL などがあります。
各バンクの多目的 VRP ピンを VRP ピンとして使用しない場合、このピンはシングルエンド I/O 規格に対してのみ使用できます。 この図 に、シングルエンド (専用) HP I/O ブロック (IOB) と内部ロジックおよびデバイス パッドへの接続を示します。 この図 は、標準 HP IOB です。 この図 にシングルエンド (専用) HR IOB を示します。 この図 は、標準 HR IOB です。 この図 は、バンク内のシングルエンド IOB の相対位置を示します。設定されない場合、I/O ドライバーはトライステートになり、I/O レシーバーは弱いプルダウンが付きます。
各 IOB には、シリアライズ、デシリアライズ、信号遅延、クロック、データ、およびトライステート制御に対応する入力および出力リソースを含み、IOB 用のレジスタ格納を担うビット スライス コンポーネントへの直接接続があります。ビット スライス コンポーネントは、IDELAY、ODELAY、ISERDES、OSERDES、および入力/出力レジスタの各コンポーネント モードで使用できます。また、ビット スライス コンポーネントは、RX_BITSLICE (入力)、TX_BITSLICE (出力)、および RXTX_BITSLICE (双方向) コンポーネントとしてより細かいレベルで使用することもでき、これらすべてのビット スライス機能を 1 つのインターフェイスに含めることができます。 詳細は、 SelectIO インターフェイス ロジック リソース を参照してください。
