SAME_EDGE モードの場合、データは同じクロック エッジでデバイス ロジックに現れます。 この図 に、SAME_EDGE モードを使用する入力 DDR のタイミング図を示します。出力ペア Q1 と Q2 は、(0) と (1) ではないことが確認できます。その代わりに、Q1 (0) と Q2 (don’t care) ペアが最初に現れ、次のクロック サイクルで (1) と (2) ペアが現れます。
SAME_EDGE モードの場合、データは同じクロック エッジでデバイス ロジックに現れます。 この図 に、SAME_EDGE モードを使用する入力 DDR のタイミング図を示します。出力ペア Q1 と Q2 は、(0) と (1) ではないことが確認できます。その代わりに、Q1 (0) と Q2 (don’t care) ペアが最初に現れ、次のクロック サイクルで (1) と (2) ペアが現れます。