このガイドの補足情報は、次の資料を参照してください。
1. UltraScale および UltraScale+ 製品の概要:
『UltraScale アーキテクチャおよび製品データシート: 概要』 ( DS890 )
『Zynq UltraScale+ MPSoC データシート: 概要』 ( DS891 )
『Zynq UltraScale+ RFSoC データシート: 概要』 ( DS889 )
2. UltraScale および UltraScale+ デバイスのデータシート:
『Kintex UltraScale FPGA データシート: DC 特性および AC スイッチ特性』 ( DS892 )
『Virtex UltraScale FPGA データシート: DC 特性および AC スイッチ特性』 ( DS893 )
『Kintex UltraScale+ FPGA データシート: DC 特性および AC スイッチ特性』 ( DS922 )
『Virtex UltraScale+ FPGA データシート: DC 特性および AC スイッチ特性』 ( DS923 )
『Zynq UltraScale+ MPSoC データシート: DC 特性および AC スイッチ特性』 ( DS925 )
『Zynq UltraScale+ RFSoC データシート: DC 特性および AC スイッチ特性』 ( DS926 )
『Artix UltraScale+ FPGA データシート: DC 特性および AC スイッチ特性』 ( DS931 )
3. UltraScale および UltraScale+ デバイスのパッケージおよびピン配置:
『UltraScale および UltraScale+ FPGA パッケージおよびピン配置製品仕様』 ( UG575 )
『Zynq UltraScale+ デバイス パッケージおよびピン配置ユーザー ガイド』 ( UG1075 )
4. 『UltraScale アーキテクチャ コンフィギュレーション ユーザー ガイド』 ( UG570 )
5. 『UltraScale アーキテクチャ ライブラリ ガイド』 ( UG974 )
6. 『Vivado Design Suite プロパティ リファレンス ガイド』 ( UG912 )
7. EIA (米国電子工業会) の JEDEC のウェブサイト: www.jedec.org
8. 『Vivado Design Suite ユーザー ガイド: システム レベル デザイン入力』 ( UG895 )
9. 『UltraScale アーキテクチャ クロッキング リソース ユーザー ガイド』 ( UG572 )
10. 『ロジックでの Bitslip 機能』 ( XAPP1208 )
11. 『UltraFast 設計手法ガイド (Vivado Design Suite 用)』 ( UG949 )
12. 『Zynq UltraScale+ MPSoC テクニカル リファレンス マニュアル』 ( UG1085 )
13. 『UltraScale アーキテクチャ FPGA メモリ IP LogiCORE IP 製品ガイド』 ( PG150 )