重要: デザインのピンを配置する場合、影響力の強い出力や SSO は、影響を受けやすい入力や出力 (特に非同期入力) から遠ざけるような I/O ピン配置が重要です。
HSTL や SSTL のクラス II バージョン、PCI™ 関連、駆動電流が 8mA 以上の LVCMOS や LVTTL が影響力の強い出力となります。影響を受けやすい入力や出力はノイズに対するマージンが小さくなる傾向があり、高速信号やパラレル レシーバー終端によって振幅が削減される信号がそれに該当します。局部的な SSO ノイズは信号の接近度に依存するため、パッケージ ソルダー ボールに基づいて信号を分散させることが重要です。SSO による潜在的なノイズをさらに削減するには、出力を 1 箇所に集中させずに、分散させて配置する必要があります。1 つのバンク内にある SSO は、できるだけそのバンク内で分散させるようにしてください。可能な場合には常に SSO を複数バンクに分散させてください。
Vivado Design Suite のフロアプラン機能により、SSO の影響を回避するようにピン配置できます。[Package] ウィンドウのパッケージ ピンをクリックすると、[Device] ウィンドウの該当する IOB がハイライトされます。これらの IOB サイト タイプがダイ パッドを表し、ダイ エッジ周辺の相対的な物理位置を示します。フロアプラン ツールを利用することで、高度なピン配置機能を使用してピンのダイ パッドを分離できます。これは、影響力の強い出力や SSO を含むダイ パッドを、影響を受けやすい入力や出力から分離することで実現します。SSO の影響は、仮想 GND ピンや仮想 V CCO ピンを追加することでも最小限に抑えることができます。仮想 GND の作成には、最大の駆動電流でロジック 0 に駆動する出力ピンを定義し、このピンをボードの GND に接続します。同様に、仮想 V CCO ピンの作成には、最大の駆動電流でロジック 1 に駆動する出力ピンを定義し、このピンをボードの V CCO へ接続します。