HSTL や SSTL などの一部の I/O 規格は、V CCO /2 の電圧の V TT に終端する、入力終端抵抗 (R) が必要です ( この図 参照)。
分割終端 DCI は、2 倍の抵抗値 (2R) によるテブナン等価回路を構成します。一方を V CCO に終端し、もう一方は GND に終端接続しています。分割終端 DCI はこの方法によって、V CCO /2 に終端する等価回路を提供します。2R 終端抵抗は、ODT 属性をプログラムして設定します。V CCO および GND への抵抗は、ODT で設定した値の 2 倍になります。たとえば、V CCO /2 への約 50 W のテブナン等価並列終端回路を実現するには、VRP ピンに 240 W の外部高精度抵抗が必要となり、かつ、ODT を RTT_48 に設定します。分割終端 DCI について ODT で設定可能な値は、RTT_40、RTT_48、または RTT_60 です。
表: 分割終端 DCI をサポートする全 DCI I/O 規格 に、分割終端をサポートする DCI 入力規格を示します。
この図 に分割終端 DCI を示します。
