ネイティブ モードのブリングアップおよびリセット

ネイティブ SelectIO プリミティブを使用する UltraScale デバイスのデザインを開始するには、決められた手順でリセットを適用またはリリースする必要があります。記載されている手順に従って、 この図 に示すようにすべてのクロックの位相が揃えられ、PLL/MMCM、BITSLICE_CONTROL、およびビット スライスが図示の関係を持つようにします。

図 2-61: PLL およびリセット ブリングアップ シーケンス

X-Ref Target - Figure 2-61

この図 で、PLL の CLKOUTPHY_EN はリセットがリリースされるまで BITSLICE_CONTROL の PLL_CLK を無効にしています。クロッキング要件の詳細は、 「 ネイティブ モードでのクロッキング 」 を参照してください。

すべての BITSLICE_CONTROL および RXTX_BITSLICE がリセットされ、それらのリセットが問題なく削除されるまで、BITSLICE_CONTROL に入力される PLL_CLK/REFCLK は無効にする必要があります。これにより、インターフェイスのブリングアップが確定的なものになります。

デザインのスタートアップ時またはリセットが FPGA のアプリケーションに適用された後、リセットは次の順序でリリースする必要があります。