制御インピーダンス ドライバー (ソース終端)

UltraScale アーキテクチャ SelectIO リソース ユーザー ガイド (UG571)

Document ID
UG571
Release Date
2023-08-31
Revision
1.15 日本語

高速または高性能アプリケーション向けにシグナル インテグリティを最適化するには、ドライバーの出力インピーダンスを、伝送ラインおよびレシーバーのインピーダンスに整合させることが必要です。最も望ましいのは、ドライバーの出力インピーダンスと、駆動するラインの特性インピーダンスが一致していることです。これらが一致していないと、不連続性によって反射が発生する可能性があります。この問題を解決するために、設計者は駆動能力が大きく低インピーダンスのドライバー ピンの近傍に、外部ソース直列終端抵抗を接続する場合があります。その抵抗値は、ドライバーの出力インピーダンスとの和が伝送ラインのインピーダンスにほぼ等しくなるように決定されます。

DCI には制御インピーダンス出力ドライバーがあるため、外部にソース終端抵抗を使用しなくても反射を排除できます。インピーダンスは、外部基準抵抗から派生します。

この図 に、デバイス内の制御インピーダンス ドライバーを示します。

図 1-9: 制御インピーダンス ドライバー

X-Ref Target - Figure 1-9

X16067-controlled-impedance-driver.jpg

表: 制御インピーダンス ドライバーをサポートする全 DCI I/O 規格 に、制御インピーダンス ドライバーをサポートする DCI 入力規格を示します。

表 1-2: 制御インピーダンス ドライバーをサポートする全 DCI I/O 規格

HSTL_I_DCI

DIFF_HSTL_I_DCI

LVDCI_18

HSUL_12_DCI

DIFF_HSUL_12_DCI

SSTL18_I_DCI

DIFF_SSTL18_I_DCI

HSTL_I_DCI_18

DIFF_HSTL_I_DCI_18

LVDCI_15

POD12_DCI

DIFF_POD12_DCI

SSTL15_DCI

DIFF_SSTL15_DCI

HSTL_I_DCI_12

DIFF_HSTL_I_DCI_12

HSLVDCI_18

POD10_DCI

DIFF_POD10_DCI

SSTL135_DCI

DIFF_SSTL135_DCI

HSLVDCI_15

SSTL12_DCI

DIFF_SSTL12_DCI