トライステート制御

UltraScale アーキテクチャ SelectIO リソース ユーザー ガイド (UG571)

Document ID
UG571
Release Date
2023-08-31
Revision
1.15 日本語

RXTX_BITSLICE のトランスミッター側、つまり TX_BITSLICE は、IOB 内にある出力バッファーをトライステート制御する 2 つの機能を提供します。トライステート制御する 2 つの方法は、チャネルごとのブロック トライステートと、シリアル ストリーム トライステートにおけるニブル ベースのビット単位トライステートです。

各 RXTX_BITSLICE、つまり各 TX_BITSLICE には T 入力があります。この入力は、IOB 内にある出力バッファーの T 入力に対する、FPGA ロジック内で生成されたトライステート信号の組み合わせフィードスルーです。これは、シリアル出力がビット周期間トライステート制御されるため、ブロック トライステートと呼ばれます。シリアル出力をシリアル ストリーム内の指定ビットでトライステート制御しなければならない場合、BITSLICE_CONTROL の TBYTE_IN[3:0] 入力と TX_BITSLICE_TRI を組み合わせて使用する必要があります。TX_BITSLICE_TRI の出力は、TX_BITSLICE を経由して出力バッファーのトライステート入力へ接続されます。

TX_BITSLICE_TRI の出力は、ニブル内のすべての TX_BITSLICE へ接続可能なシリアル ストリームで、そしてこのようにすべてのトライステート出力バッファー入力へ接続されます。BITSLICE_CONTROL の TBYTE_IN 入力で書き込まれる 4 つのビットによって、シリアル ストリームにおけるトライステート制御の存在を判断します。詳細は、 TX_BITSLICE_TRI にあるトライステートに関する説明を参照してください。