次のような場合、下位ニブルへの入力クロックは、インターバイト クロック配線を介して上位または下位バイトの下位ニブルへ渡し、インターニブル クロッキング パスによって上位ニブルへバイト内で配線する必要があります
(
この図
参照)。
• BITSLICE_CONTROL プリミティブの BISC コントローラーは、SELF_CALIBRATE = ENABLE と設定することでオンになるとします。
• 受信クロックは、I/O バンクの byte_2 の下位ニブル BITSLICE_0 に到達します。
• データ キャプチャに使用するビット スライスは、I/O バンクにある byte_0 の上位ニブルに配置されます。
このような場合、次を確認します。
• インターバイト クロッキングを使用するデザインで、SELF_CALIBRATE が有効の場合、インターバイト クロックを受信するニブルに BITSLICE_0 をインスタンシエートする必要があります。
• 上述のようにインスタンシエートしなければならない BITSLICE_0 は、属性 DATA_TYPE を DATA に設定する必要があります。
• インスタンシエートされた BITSLICE_0 は、データ キャプチャに使用できます。
• インスタンシエートされた BITSLICE_0 がまったく使用されない場合は、ソフトウェアが正しく動作するよう、入力バッファーをビット スライスに接続する必要があります。
注意: CLK_FROM_EXT からのクロック入力を渡すために使用するインスタンシエートされた BITSLICE_0 を含むニブル内のすべてのビット スライスは、CLK_FROM_EXT 入力のクロックをデータ キャプチャ クロックとして使用します。CLK_FROM_EXT がインターニブル クロッキングによって上位または下位ニブルに配線される場合も同様です。上位ニブルの BITSLICE_0 はバイト グループの BITSLICE_6 に相当します。バイトおよびニブル内のビット スライス番号の説明は、 この図 を参照してください。
例 1:
• クロックは byte_2 の下位ニブルに到達し、データ入力は byte_0 の上位ニブルに配置されます。I/O バンクにあるほかのビット スライスは使用しません。
• クロックは、byte_1 の下位ニブルのパススルーとして byte_2 内の下位ニブルの CLK_TO_EXT_SOUTH から渡し、その後、byte_0 の下位ニブルの CLK_FROM_EXT に配線する必要があります。
• byte_1 の下位ニブルで使用されているビット スライスはないため、RXTX_BITSLICE または RX_BITSLICE および BITSLICE_CONTROL をニブルのビット スライス位置 0 にインスタンシエートする必要があります。ビット スライス 0 に位置するビット スライスは、DATA_TYPE = DATA で設定します。
• インスタンシエートされたビット スライスおよび BITSLICE_CONTROL には、PLL_CLK、RIU_CLK、および入力遅延ライン CLK を除いて、接続は必要ありません。
• FPGA I/O アーキテクチャのビット スライスと BITSLICE_CONTROL は、LOC 制約を用いて配置する必要があるかもしれません。
• インターニブル クロックを使用して、クロックを byte_0 の下位ニブルから上位ニブルへ配線する必要があります。
例 2:
• 例 1 と同じ状況ですが、クロックは byte_2 の上位ニブルに到達します。
• クロックは、byte_1 の上位ニブルのパススルーとして byte_2 内の上位ニブルの CLK_TO_EXT_SOUTH から渡し、その後、byte_0 の上位ニブルの CLK_FROM_EXT に配線する必要があります。
• byte_1 の上位ニブルで使用されているビット スライスはないため、RXTX_BITSLICE または RX_BITSLICE および BITSLICE_CONTROL をニブルのビット スライス位置 0 にインスタンシエートする必要があります。
• インスタンシエートされたビット スライスおよび BITSLICE_CONTROL には、PLL_CLK、RIU_CLK、および入力遅延ライン CLK を除いて、接続は必要ありません。
• FPGA I/O アーキテクチャのビット スライスと BITSLICE_CONTROL は、LOC 制約を用いて配置する必要があるかもしれません。
• インターバイト クロックは byte_0 の上位ニブルに到達するため、インターニブル クロックは必要ありません。
例 3:
• 例 1 と同じ状況ですが、byte_1 の下位ニブルの BITSLICE_0 を除いて、byte_2、byte_1、および byte_0 のすべてのニブルの全ビット スライスが使用されます。
• インターニブル クロックを使用して、クロックを byte_2 の下位ニブルから上位ニブルへ配線する必要があります。
• インターバイト クロックを使用して、byte_2 の下位ニブルの CLK_TO_EXT_SOUTH からのクロックを、byte_1 の下位ニブルの CLK_FROM_EXT に配線します。
• このニブルの BITSLICE_0 は使用されていないため、1 つをインスタンシエートする必要があります。
• BITSLICE_CONTROL は、ニブルのほかのビット スライスで使用されているため、インスタンシエートする必要がありません。
• インターニブル クロックを使用して、クロックを byte_1 の下位ニブルから上位ニブルへ配線する必要があります。
• BITSLICE_CONTROL がニブル内のほかのビット スライスで既に使用されているため、インスタンシエートされた BITSLICE_0 には LOC 属性は必要ありません。
• インターバイト クロックを使用して、byte_1 の下位ニブルの CLK_TO_EXT_SOUTH からのクロックを、byte_0 の下位ニブルの CLK_FROM_EXT に配線します。
• インターニブル クロックを使用して、クロックを byte_0 の下位ニブルから上位ニブルへ配線する必要があります。