コンポーネント モードを使用する双方向シグナリング

UltraScale アーキテクチャ SelectIO リソース ユーザー ガイド (UG571)

Document ID
UG571
Release Date
2023-08-31
Revision
1.15 日本語

同じバンク内にある 52 本のすべてのピンは、同じコンポーネント プリミティブを使用して双方向動作が可能です。

トライステートがサポートされている双方向信号の場合、出力とトライステート パスでは、 ODDRE1 で説明したソリューションを使用します。IOBUF の T 入力を駆動するトライステート パスは FDCE/FDPE/FDRE/FDSE などのシンプルなレジスタ付き出力をサポートしていません。トライステート パスの FDCE/FDPE/FDRE/FDSE のレジスタは内部ロジックにインプリメントされます。

OSERDES を使用するデザインとして、 この図 に IDELAY と ODELAY を使用した双方向ピンの例を示します。OSERDES は IOBUF の T 入力に対して組み合わせトライステート制御のみをサポートします。

図 2-30: IDELAY/ODELAY と ISERSDES および OSERDES を使用した双方向シグナリング

X-Ref Target - Figure 2-30

X19512-bidi-signaling-using-idelay-odelay.jpg

注記: 双方向インターフェイスを使用している場合、遅延のカスケードは使用できません。それ以外のすべてのソリューションには、 ネイティブ プリミティブ を使用する必要があります。

双方向サポートは I/O ごとに異なります。 表: I/O バンクによる双方向サポート に、推奨される双方向ロジックを示します。非サポートの場合、Vivado ツールは追加の I/O からリソースを借用できます。

表 2-19: I/O バンクによる双方向サポート

入力データパス

出力データパス

トライステート制御

I/O バンク

ファブリック ロジック

ファブリック ロジック

ファブリック ロジック

HRIO/HDIO/HPIO

IFD

OFD

ファブリック ロジック

HRIO/HDIO/HPIO

IFD

OFD

OFD

HDIO

IDDRE1

ODDRE1

ファブリック ロジック

HRIO/HPIO

IDDE1

ODDRE1

ODDRE1

HRIO/HPIO

ISERDES3

OSERDESE3

ファブリック ロジック

HRIO/HPIO

ISERDES3

OSERDESE3

OSERDESE3

サポートされない