HD (High-Density) I/O バンクは、電圧範囲が 1.2V ～ 3.3V のさまざまな I/O 規格に対応するよう設計された SelectIO リソースです。HD I/O は、最大 250Mb/s のデータ レートで動作する、シングルエンド、電圧参照型、および疑似差動 I/O 規格向けに最適化されています。制限付き (外部終端の使用) で真の差動入力もサポートするため、LVDS および LVPECL クロック入力にも対応できます。また、HD I/O には、非同期、システム同期、およびクロック ベースのソース同期インターフェイスをサポートするために、レジスタやスタティック遅延ラインなどのインターフェイス ロジックも含まれます。 表: HD I/O バンクがサポートする機能 に、HD I/O バンクでサポートされる機能を示します。
重要: HD I/O バンクは、Zynq™ UltraScale+™ デバイス、Kintex™ UltraScale+ デバイス、Artix™ UltraScale+ デバイス、および一部の Virtex™ UltraScale+ デバイスでのみサポートされています。
|
機能 |
HD I/O バンクのサポート |
|---|---|
|
3.3V I/O 規格 |
LVTTL および LVCMOS |
|
2.5V I/O 規格 |
LVCMOS および LVDS/SUB_LVDS (1) |
|
1.8V I/O 規格 |
|
|
1.5V I/O 規格 |
|
|
1.35V I/O 規格 |
|
|
1.2V I/O 規格 |
|
|
LVDS および LVPECL |
入力でサポート (外部終端を使用)。 (1) |
|
V REF |
HD バンクで内部 V
REF
がサポートされる
|
|
最大データ レート |
250Mb/s DDR |
|
出力駆動能力の制御 |
サポート |
|
出力スルー レートの制御 |
サポート |
|
プルアップ、プルダウン、キーパー |
サポート |
|
SDR および DDR インターフェイス用 ILOGIC |
サポート |
|
SDR および DDR インターフェイス用 OLOGIC |
サポート |
|
ZHOLD (ゼロ ホールドのための固定遅延) |
サポート |
|
内部差動終端 (DIFF_TERM) |
サポートされない |
|
デジタル制御インピーダンス (DCI) および DCI カスケード接続 |
サポートされない |
|
ISERDES、OSERDES |
サポートされない |
|
プログラム可能な遅延 (IDELAY、ODELAY) |
サポートされない |
|
DQS_BIAS |
サポートされない |
|
注記: 1. 差動終端または LVDS/SUB_LVDS 出力はサポートされていません。これらの機能は、同じデバイス内の HP (High-Performance) I/O バンクでサポートされます。 2. オプションで 50 W のオンダイ入力終端が SSTL および HSTL 入力でサポートされています。 3. SSTL、HSTL、および HSUL のサポートによって、レガシ インターフェイスおよびオンチップ インターフェイスが可能になります。DRAM メモリ デバイス (DDR3、DDR4、LPDDR2、または LPDDR3) へのインターフェイスはサポートされていません。 |
|