低電圧差動信号 (LVDS) は、多くのシステム アプリケーションで使用されている高性能の高速インターフェイスです。I/O は、LVDS の EIA/TIA 規格に準拠するよう設計されており、システムおよびボードのデザインをより簡単に作成できます。IOB の LVDS 電流モード ドライバーとオプションの内部差動終端機能を使用した場合、ポイント ツー ポイント アプリケーションで外部ソース終端を使用する必要がなくなります。UltraScale デバイスでは、LVDS デザインを柔軟に作成できます。
LVDS I/O 規格は HP I/O バンクでのみ使用可能です。オプションの内部差動終端がインプリメントされている場合は、出力と入力に 1.8V の V CCO を供給する必要があります。
• DIFF_TERM_ADV = TERM_100
• DIFF_TERM = TRUE
LVDS_25 I/O 規格は HR I/O バンクで使用可能です。オプションの内部差動終端がインプリメントされている場合は、出力と入力に 2.5V の V CCO を供給する必要があります。
• DIFF_TERM_ADV = TERM_100
• DIFF_TERM = TRUE
|
HR |
HP |
|---|---|
|
LVDS_25 でのみ可 |
LVDS でのみ可 |