表: IDELAYCTRL のポート
に IDELAYCTRL のポートを示します。
表 2-17:
IDELAYCTRL のポート
|
ポート
|
I/O
|
タイプ
|
説明
|
|
REFCLK
|
入力
|
クロック
|
遅延キャリブレーションに使用する基準クロック。
|
|
RST
|
入力
|
リセット
|
IDELAYCTRL のアクティブ High の非同期リセット信号。
注記:
BITSLICE_CONTROL 間で DLY_RDY がカスケード接続されるため、バンク内で使用されるすべての IDELAYCTRL/BITSLICE_CONTROL に対するリセットは同時にリリースする必要があります。そうしないと、いずれかの IDELAYCTRL/BITSLICE_CONTROL に対する DLY_RDY がアサートされないことがあります。
|
|
RDY
|
出力
|
データ
|
READY 信号が High へ遷移すると、制御されている IDELAYE3 と ODELAYE3 がキャリブレーションされたことを示す。
|
表 2-18:
IDELAYCTRL の属性
|
属性
|
値
|
デフォルト
|
タイプ
|
説明
|
|
SIM_DEVICE
|
7SERIES、ULTRASCALE
|
ULTRASCALE
|
文字列
|
UltraScale および UltraScale+ デバイスでは ULTRASCALE に設定します。
|