UltraScale デバイスは、7 シリーズ デバイスと同じ機能を数多くサポートしていますが、既存の機能に変更を加えたものがあるほか、有用な新機能もいくつか追加されています。新機能および変更内容は次のとおりです。
• 各 I/O バンクには 52 本の SelectIO インターフェイス ピンが含まれます。一部のデバイスには、26 本の SelectIO ピンを含む HR I/O ミニバンクをいくつか持つものがあり、その各ミニバンクには専用の電源と V REF ピンが含まれます。
ヒント: このユーザー ガイドの HR I/O バンクに関する記述は、HR I/O ミニバンクにも適用されます。
• 擬似オープン ドレイン ロジック規格 (POD) がサポートされています。
• 出力の直列終端制御が HP I/O バンクで利用可能なため、シグナル インテグリティが向上し、ボード デザインが容易になります。
• 内部 V REF レベル スキャンを利用できます (HP I/O バンクのみ)。各バンクに 1 つずつ専用の外部 V REF ピンが用意されています。
• HP I/O バンクでは DDR4 規格に、HP/HR I/O バンクでは LVDS TX 規格に、それぞれ対応するプリエンファシスが利用できます。プリエンファシスにより、シンボル間干渉を低減し、伝送ライン損失の影響を最小限にできます。
• HP I/O バンクの V REF ベースのレシーバーと HP/HR I/O バンクの差動レシーバーでリニア イコライゼーションを利用できるため、伝送チャネルを介した高周波数の損失を補正できます。
• 一部の I/O 規格に対応するレシーバー オフセット キャンセレーションが利用できるため、プロセスにばらつきが存在してもそれらを調整できます (HP I/O バンクのみ)。
• デジタル制御インピーダンス (DCI) は HP I/O バンクでのみ利用できます。DCI は各バンクに 1 つの基準抵抗しか使用しません。VRP ピンは 240 W の抵抗でグランドに接続します。ドライバー終端または入力終端の値は、それぞれ OUTPUT_IMPEDANCE 属性とオンダイ終端 (ODT) 属性によって決定します。
• V CCAUX_IO は 1.8V の公称電圧レベルのみをサポートしています。
• スルーレートを指定する SLEW 値として MEDIUM が HP I/O バンクでサポートされています。
• DCITERMDISABLE ポートにより HP I/O バンクの DCI および non-DCI の両オンダイ入力終端機能を制御できます。
• 適用できる場合、IBUFDISABLE をアサートすることによりインターコネクト ロジックへの入力が 0 になります。これは、7 シリーズ デバイスで IBUFDISABLE をアサートした場合に 1 になるのとは異なっています。
• ビット スライスは、コンポーネント モード プリミティブの機能の置き換えや強化を効果的に実現する物理層 (PHY) ブロックです。UltraScale デバイスの PHY ブロックは、タイミングをより厳密に制御し、より高いデータ レートでの受信を実現する新機能を提供します。 ネイティブ プリミティブ を参照してください。
• MIPI D-PHY トランスミッターおよびレシーバー機能は、Virtex UltraScale+、Kintex UltraScale+、Artix UltraScale+、および Zynq UltraScale+ デバイスに固有の HP I/O でサポートされています。