OSERDESE3 のポート

UltraScale アーキテクチャ SelectIO リソース ユーザー ガイド (UG571)

Document ID
UG571
Release Date
2023-08-31
Revision
1.15 日本語

表: OSERDESE3 のポート に OSERDESE3 のポートを示します。

表 2-9: OSERDESE3 のポート

ポート

I/O

説明

CLK

入力

高速クロック入力

CLKDIV

入力

低速の分周クロック入力

D[7:0]

入力

CLKDIV に同期してシリアライズされるパラレル データ入力

OQ

出力

データパス出力

RST

入力

非同期リセット

T_OUT

出力

IOB へのトライステート制御出力

T

入力

内部ロジックからのトライステート入力。T および T_OUT 間のトライステートの組み合わせパス。ロジック High は、データがトライステートであることを示し、ロジック Low は、データがトライステートでないことを示します。