HR I/O バンク

UltraScale アーキテクチャ SelectIO リソース ユーザー ガイド (UG571)

Document ID
UG571
Release Date
2023-08-31
Revision
1.15 日本語

EQ_LEVEL0

EQ_LEVEL0_DC_BIAS

EQ_LEVEL1

EQ_LEVEL1_DC_BIAS

EQ_LEVEL2

EQ_LEVEL2_DC_BIAS

EQ_LEVEL3

EQ_LEVEL3_DC_BIAS

EQ_LEVEL4

EQ_LEVEL4_DC_BIAS

EQ_NONE (デフォルト)

重要: _BIAS 値を設定した HR I/O バンクは、同じポートで PULLUP、PULLDOWN、または KEEPER に設定した PULLTYPE 属性と併用できません。

EQUALIZATION 属性は、XDC ファイルで次のような構文を使用します。

set_property EQUALIZATION value [get_ports port_name ]

表: 異なる EQUALIZATION 値に対する、DDR4 および SGMII インターフェイスの一般的な AC ゲイン に、異なる EQUALIZATION 値に対する、DDR4 および SGMII インターフェイスの一般的な AC ゲインを示します。

表 1-15: 異なる EQUALIZATION 値に対する、DDR4 および SGMII インターフェイスの一般的な AC ゲイン

属性

概算ゲイン (dB)

2.66Gb/s の DDR4 インターフェイスでの
イコライゼーション

(HP I/O バンク)

EQ_LEVEL0

0

EQ_LEVEL1

0.75

EQ_LEVEL2

1.50

EQ_LEVEL3

2.25

EQ_LEVEL4

3.00

1.25Gb/s の SGMII インターフェイスでの
イコライゼーション

(HR および HP I/O バンク)

EQ_LEVEL0/EQ_LEVEL0_DC_BIAS

0

EQ_LEVEL1/EQ_LEVEL1_DC_BIAS

1.50

EQ_LEVEL2/EQ_LEVEL2_DC_BIAS

3.00

EQ_LEVEL3/EQ_LEVEL3_DC_BIAS

4.50

EQ_LEVEL4/EQ_LEVEL4_DC_BIAS

6.00