TX_BITSLICE _TRI はあらゆる点で、TX_BITSLICE のようなビット スライスです。TX_BITSLICE と同様に、このビット スライスには BITSLICE_CONTROL、高速出力シリアライズ レジスタおよび 4:1 データのシリアライズ ロジックによって VT による影響を継続的に補正できる出力遅延が含まれますが、直接ユーザー アクセス可能なパラレル データ入力や FPGA ピンにアクセスできるシリアル出力は含まれません。このプリミティブの入力は、4 ビットの TBYTE_IN バスから BITSLICE_CONTROL プリミティブを介して入力されるため、このビット スライスはニブル内に埋め込まれます。 この図 に TX_BITSLICE_TRI のブロック図を示します。
TX_BITSLICE_TRI は、ニブル内のビット スライスをトライステートにするためにのみ使用できます。次の 「 TX_BITSLICE_TRI の機能 」 セクションでは、TX_BITSLICE_TRI をニブルの BITSLICE_CONTROL と TX_BITSLICE 間で接続する方法を説明します。
BITSLICE_CONTROL からの 4 ビットはシリアライズされ、場合によって遅延されて TX_BITSLICE を経由して IOB 内のトライステート出力バッファーに供給されます。このメカニズムにより、シリアル出力ストリーム内の各ビットをトライステートにできます。 この図 の波形は、TX_BITSLICE の O 出力に対する BITSLICE_CONTROL の TBYTE_IN 入力と IOB トライステート バッファーの関係を示しています。
