各 RXTX_BITSLICE のレシーバー、つまり RX_BITSLICE には 8 段の浅い FIFO が備わっています。
デシリアライズされた 4 ビットまたは 8 ビット データは、FIFO_WR_CLK ドメインを使用してビット スライスで生成されたクロック (FIFO_WR_CLK) で FIFO に書き込まれます。
FIFO は、デシリアライズされた 4 ビットまたは 8 ビット データを FIFO_WR_CLK の立ち上がりエッジで書き込みます。また、FPGA ロジック側から一部 FIFO ステータス信号が取得された後に読み出されます。このように、FIFO はクロック乗せ換えエレメントとしての役割を担います。FIFO の詳細は、 FIFO の機能 を参照してください。