差動 SSTL18、SSTL15、SSTL135、SSTL12

UltraScale アーキテクチャ SelectIO リソースユーザーガイド (UG571)

Document ID

UG571

Release Date

2023-08-31

Revision

1.15 日本語

この図に、差動 SSTL18、SSTL15、SSTL135、SSTL12 で単方向終端テクニックを使用した回路の例を示します。個々の回路では、すべてのドライバーとレシーバーが同じ電圧レベル (1.8V、1.5V、1.35V、1.2V) でなければならず、異なる電圧間の互換性はありません (すなわち、DIFF_SSTL12 は DIFF_SSTL12 とのみインターフェイスする)。

図 1-67: 差動 SSTL18、SSTL15、SSTL135、SSTL12 単方向終端
X-Ref Target - Figure 1-67

この図に、差動 SSTL18、SSTL15、SSTL135、SSTL12 で DCI 単方向終端テクニックを使用した回路の例を示します。個々の回路では、すべてのドライバーとレシーバーが同じ電圧レベル (1.8V、1.5V、1.35V、1.2V) でなければならず、異なる電圧間の互換性はありません (すなわち、DIFF_SSTL12_DCI は DIFF_SSTL12_DCI とのみインターフェイスする)。

図 1-68: 差動 SSTL18、SSTL15、SSTL135、SSTL12 DCI 単方向終端
X-Ref Target - Figure 1-68

この図に、差動 SSTL18、SSTL15、SSTL135、SSTL12 で双方向終端テクニックを使用した回路の例を示します。個々の回路では、すべてのドライバーとレシーバーが同じ電圧レベル (1.8V、1.5V、1.35V、1.2V) でなければならず、異なる電圧間の互換性はありません (すなわち、DIFF_SSTL12 は DIFF_SSTL12 とのみインターフェイスする)。

図 1-69: 差動 SSTL18、SSTL15、SSTL135、SSTL12 双方向終端
X-Ref Target - Figure 1-69

この図に、差動 SSTL18、SSTL15、SSTL135、SSTL12 で DCI 双方向終端テクニックを使用した回路の例を示します。個々の回路では、すべてのドライバーとレシーバーが同じ電圧レベル (1.8V、1.5V、1.35V、1.2V) でなければならず、異なる電圧間の互換性はありません (すなわち、DIFF_SSTL12_DCI は DIFF_SSTL12_DCI とのみインターフェイスする)。HP I/O バンクのみが DCI 規格に対応しています。

図 1-70: 差動 SSTL18、SSTL15、SSTL135、SSTL12 DCI 双方向終端
X-Ref Target - Figure 1-70

表: SSTL で使用可能な属性に、SSTL I/O 規格でサポートされる属性を示します。表: SSTL で使用可能な属性に示すプリミティブから派生するプリミティブ (たとえば、*_DIFF_OUT、*_DCIEN、*_IBUFDISABLE、または *_INTERMDISABLE) に対してサポートされます。サポートされるすべての派生プリミティブについては、「 SelectIO インターフェイスプリミティブ」を参照してください。

表 1-44: SSTL で使用可能な属性
属性	IBUF/IBUFE3/IBUFDS/IBUFDSE3				OBUF/OBUFT				IOBUF/IOBUFE3/IOBUFDS/IOBUFDSE3
	HP I/O		HR I/O		HP I/O		HR I/O		HP I/O		HR I/O
	許容値	デフォルト	許容値	デフォルト	許容値	デフォルト	許容値	デフォルト	許容値	デフォルト	許容値	デフォルト
IOSTANDARD	SSTL12 SSTL135 SSTL15 SSTL18_I		SSTL12 SSTL135 SSTL135_R SSTL15 SSTL15_R SSTL18_I		SSTL12 SSTL135 SSTL15 SSTL18_I		SSTL12 SSTL135 SSTL135_R SSTL15 SSTL15_R SSTL18_I		SSTL12 SSTL135 SSTL15 SSTL18_I		SSTL12 SSTL135 SSTL135_R SSTL15 SSTL15_R SSTL18_I
SLEW	N/A		N/A		FAST、MEDIUM、SLOW	SLOW	FAST SLOW	SLOW	FAST、MEDIUM、SLOW	SLOW	FAST SLOW	SLOW
ODT	RTT_40 RTT_48 RTT_60 RTT_NONE	RTT_NONE	RTT_40 RTT_48 RTT_60 RTT_NONE	RTT_NONE	N/A		N/A		RTT_40 RTT_48 RTT_60 RTT_NONE ⁽¹⁾	RTT_NONE	RTT_40 RTT_48 RTT_60 RTT_NONE	RTT_NONE
OUTPUT_ IMPEDANCE	N/A		N/A		RDRV_40_40 RDRV_48_48 RDRV_60_60	RDRV_40_40	N/A		RDRV_40_40 RDRV_48_48 RDRV_60_60 ⁽¹⁾	RDRV_40_40	N/A
IOSTANDARD	SSTL12_DCI SSTL135_DCI SSTL15_DCI SSTL18_I_DCI		N/A		SSTL12_DCI SSTL135_DCI SSTL15_DCI SSTL18_I_DCI		N/A		SSTL12_DCI SSTL135_DCI SSTL15_DCI SSTL18_I_DCI		N/A
SLEW	N/A		N/A		FAST、MEDIUM、SLOW	SLOW	N/A		FAST、MEDIUM、SLOW	SLOW	N/A
ODT	RTT_40 RTT_48 RTT_60	RTT_40	N/A		N/A		N/A		RTT_40 RTT_48 RTT_60 ⁽¹⁾ ⁽³⁾	RTT_40	N/A
OUTPUT_ IMPEDANCE	N/A		N/A		RDRV_40_40 RDRV_48_48 RDRV_60_60	RDRV_40_40	N/A		RDRV_40_40 RDRV_48_48 RDRV_60_60 ⁽¹⁾	RDRV_40_40	N/A
IOSTANDARD	DIFF_SSTL12 DIFF_SSTL135 DIFF_SSTL15 DIFF_SSTL18_I		DIFF_SSTL12 DIFF_SSTL135 DIFF_SSTL15 DIFF_SSTL18_I		DIFF_SSTL12 DIFF_SSTL135 DIFF_SSTL15 DIFF_SSTL18_I		DIFF_SSTL12 DIFF_SSTL135 DIFF_SSTL15 DIFF_SSTL18_I		DIFF_SSTL12 DIFF_SSTL135 DIFF_SSTL15 DIFF_SSTL18_I		DIFF_SSTL12 DIFF_SSTL135 DIFF_SSTL15 DIFF_SSTL18_I
SLEW	N/A		N/A		FAST MEDIUM SLOW	SLOW	FAST SLOW	SLOW	FAST MEDIUM SLOW	SLOW	FAST SLOW	SLOW
DQS_BIAS ⁽²⁾	TRUE FALSE	FALSE	TRUE FALSE	FALSE	N/A		N/A		TRUE FALSE	FALSE	TRUE FALSE	FALSE
ODT	RTT_40 RTT_48 RTT_60 RTT_NONE	RTT_NONE	RTT_40 RTT_48 RTT_60 RTT_NONE	RTT_NONE	N/A		N/A		RTT_40 RTT_48 RTT_60 RTT_NONE ⁽¹⁾	RTT_NONE	RTT_40 RTT_48 RTT_60 RTT_NONE	RTT_NONE
OUTPUT_ IMPEDANCE	N/A		N/A		RDRV_40_40 RDRV_48_48 RDRV_60_60	RDRV_40_40	N/A		RDRV_40_40 RDRV_48_48 RDRV_60_60 ⁽¹⁾	RDRV_40_40	N/A
IOSTANDARD	DIFF_SSTL12_DCI DIFF_SSTL135_DCI DIFF_SSTL15_DCI DIFF_SSTL18_I_DCI		N/A		DIFF_SSTL12_DCI DIFF_SSTL135_DCI DIFF_SSTL15_DCI DIFF_SSTL18_I_DCI		N/A		DIFF_SSTL12_DCI DIFF_SSTL135_DCI DIFF_SSTL15_DCI DIFF_SSTL18_I_DCI		N/A
SLEW	N/A		N/A		FAST MEDIUM SLOW	SLOW	N/A		FAST MEDIUM SLOW	SLOW	N/A
DQS_BIAS ⁽²⁾ ⁽⁴⁾	TRUE FALSE	FALSE	N/A		N/A		N/A		TRUE FALSE	FALSE	N/A
ODT	RTT_40 RTT_48 RTT_60 ⁽³⁾	RTT_40	N/A		N/A		N/A		RTT_40 RTT_48 RTT_60 ⁽¹⁾ ⁽³⁾	RTT_40	N/A
OUTPUT_ IMPEDANCE	N/A		N/A		RDRV_40_40 RDRV_48_48 RDRV_60_60	RDRV_40_40	N/A		RDRV_40_40 RDRV_48_48 RDRV_60_60 ⁽¹⁾	RDRV_40_40	N/A
IOSTANDARD	N/A		DIFF_SSTL135_R DIFF_SSTL15_R		N/A		DIFF_SSTL135_R DIFF_SSTL15_R		N/A		DIFF_SSTL135_R DIFF_SSTL15_R
SLEW	N/A		N/A		N/A		FAST SLOW	SLOW	N/A		FAST SLOW	SLOW
ODT	N/A		RTT_40 RTT_48 RTT_60 RTT_NONE	RTT_NONE	N/A		N/A		N/A		RTT_40 RTT_48 RTT_60 RTT_NONE	RTT_NONE
注記: 1. 表: 双方向コンフィギュレーションで使用可能な組み合わせに、双方向コンフィギュレーションに使用できるドライバー出力インピーダンス (OUTPUT_IMPEDANCE) と ODT の組み合わせを示します。 2. DQS_BIAS 属性は、プリミティブではなく I/O ポートに設定されます。 3. ODT = RTT_NONE は、DCI I/O 規格の有効な設定ではありません。 4. この属性はプリミティブ上では読み出し専用です。

表: SSTL クラス II で使用可能な属性に、SSTL クラス II I/O 規格でサポートされる属性を示します。表: SSTL クラス II で使用可能な属性に示すプリミティブから派生するプリミティブ (たとえば、*_DIFF_OUT、*_DCIEN、*_IBUFDISABLE、または *_INTERMDISABLE) に対してサポートされます。サポートされるすべての派生プリミティブについては、「 SelectIO インターフェイスプリミティブ」を参照してください。

表 1-45: SSTL クラス II で使用可能な属性
属性	IBUF/IBUFDS			OBUF/OBUFT			IOBUF/IOBUFDS
	HP I/O	HR I/O		HP I/O	HR I/O		HP I/O	HR I/O
	HP I/O	許容値	デフォルト	HP I/O	許容値	デフォルト	HP I/O	許容値	デフォルト
IOSTANDARD	N/A	SSTL18_II DIFF_SSTL18_II		N/A	SSTL18_II DIFF_SSTL18_II		N/A	SSTL18_II DIFF_SSTL18_II
SLEW	N/A	N/A		N/A	FAST SLOW	SLOW	N/A	FAST SLOW	SLOW
ODT	N/A	RTT_40 RTT_48 RTT_60 RTT_NONE	RTT_NONE	N/A	N/A		N/A	RTT_40 RTT_48 RTT_60 RTT_NONE	RTT_NONE