POD

UltraScale アーキテクチャ SelectIO リソース ユーザー ガイド (UG571)

Document ID
UG571
Release Date
2023-08-31
Revision
1.15 日本語

この図 に、ドライバーおよびレシーバー終端値が整合された POD (1.0V または 1.2V) の単方向ボード トポロジを使用したシンプルな回路の例を示します。HP I/O バンクのみがこれらの規格に対応しています。

図 1-77: 単方向信号の POD

X-Ref Target - Figure 1-77

X16137-pod-w-uni-signaling.jpg

この図 に、ドライバーおよびレシーバー終端値が整合された POD (1.0V または 1.2V) に双方向終端を使用したシンプルな回路の例を示します。個々の回路では、すべてのドライバーとレシーバーが同じ電圧レベル (1.0V または 1.2V) でなければならず、異なる電圧間の互換性はありません (すなわち、POD12 は POD12 とのみインターフェイスする)。

図 1-78: 双方向信号の POD

X-Ref Target - Figure 1-78

X16138-pod-w-bidi-signaling.jpg