SSTL、HSTL、および POD 規格で必要となる V REF 電源はデバイス内で生成されるため、PCB 上に V REF 電源レールは不要で V REF 用にパッケージ ピンを割り当てる必要もありません。内部生成された V REF は V CCO 電源レールをソースとしています。
INTERNAL_VREF 制約はバンク単位で割り当てられます。INTERNAL_VREF 属性は、XDC ファイルで次のような構文を使用します。
set_property INTERNAL_VREF voltage [get_iobanks bank_number]
例 1: HSTL_II (1.5V) を使用するバンク 84 に 0.75V の基準電圧が必要な場合、INTERNAL_VREF 制約は次のように設定します。
set_property INTERNAL_VREF 0.75 [get_iobanks 84]
例 2: HSTL_II_18 (1.8V) を使用するバンク 65 に 0.9V の基準電圧が必要な場合、INTERNAL_VREF 制約は、次のように設定します。
set_property INTERNAL_VREF 0.90 [get_iobanks 65]
HD バンクの INTERNAL_VREF の使用に関する規則は次のとおりです。
• バンクに設定できる V REF の値は 1 つです。
• INTERNAL_VREF に設定できる値は、特定の I/O 規格の標準基準電圧のみです。
• INTERNAL_VREF の有効な設定を次に示しますが、Vcco レベルの 1/2 にする必要があります。HD I/O バンクの有効なレベルは 0.60V、0.675V、0.75V、および 0.9V です。