各二ブルには、使用可能な BITSLICE_0 へのクロック入力があります。2 つの隣接するニブルは、これらのクロック入力のいずれかを共有でき、1 バイトに結合することで使用可能なデータ入力の数を増やすことができます ( この図 )。
一方のニブルは、クロックを、P(N)CLK_NIBBLE_OUT から他方のニブル P(N)CLK_NIBBLE_IN のクロック入力までの専用インターニブル クロック配線を介して、その BITSLICE_0 入力から他方のニブルに渡します。この配線は、1 バイトに結合される両ニブルの BITSLICE_CONTROL に設定した属性 (EN_OTHER_P(N)_CLK) で有効になります。
この図 を例として使用し、下位ニブルの BITSLICE_0 をクロック入力としてセットアップして (DATA_TYPE = DATA_AND_CLOCK)、上位ニブル BITSLICE_0 をデータ入力として使用すると想定した場合、両方のニブルの属性は次のように設定する必要があります。
上位ニブル
• EN_OTHER_PCLK = TRUE
• EN_OTHER_NCLK = TRUE
下位ニブル
• EN_OTHER_PCLK = FALSE
• EN_OTHER_NCLK = FALSE
クロックは、下位 BITSLICE_0 を通過して P(N)CLK_NIBBLE_OUT を通り、上位ニブルの P(N)CLK_NIBBLE_IN 入力に入り、上位ニブル内のビット スライスへのクロック供給に使用されます。
上位ニブルの BITSLICE_0 をクロック入力として使用する場合は、上位ニブルの P(N)CLK_NIBBLE_OUT ピンと下位ニブルの P(N)CLK_NIBBLE_IN ピンを使用してクロックを下位ニブルに渡します。属性は次のように設定する必要があります。
上位ニブル
• EN_OTHER_PCLK = FALSE
• EN_OTHER_NCLK = FALSE
下位ニブル
• EN_OTHER_PCLK = TRUE
• EN_OTHER_NCLK = TRUE
注記: バイトに接続されるクロックの 1 つで両ニブルのビット スライスが使用可能となるように、双方向のインターニブル クロック配線を有効にできます。つまり、上位ニブル BITSLICE_0 に適用されたクロックで下位ニブルにデータをキャプチャすることができ、その一方で、下位ニブル BITSLICE_0 に接続されるクロックで上位ニブルにデータをキャプチャできます。
ヒント: 複数のニブルをデザインで使用する場合、必ずインターニブル クロックを この図 に示すように接続します。インターニブル クロッキングが必要になったときに、属性を有効または無効にします。