表: ISERDESE3 の属性
に ISERDESE3 の属性を示します。
表 2-7:
ISERDESE3 の属性
|
属性
|
値
|
デフォルト
|
タイプ
|
説明
|
|
DATA_WIDTH
|
4 または 8
|
8
|
10 進数
|
シリアル/パラレル コンバーターの幅を指定する。
|
|
FIFO_ENABLE
|
TRUE、FALSE
|
FALSE
|
文字列
|
TRUE の場合は FIFO を使用し、FALSE の場合は FIFO をバイパスする。
|
|
FIFO_SYNC_MODE
|
TRUE、FALSE
|
FALSE
|
文字列
|
ISERDES 内部 FIFO 書き込みクロックと FPGA がアクセスする FIFO 読み出しクロックが別々のまたは同じクロック ドメインから供給される場合、FALSE に設定する。この設定は、すべてのクロッキング オプションをサポートするため推奨されている。
TRUE: 将来使用するために予約。
|
|
IS_CLK_INVERTED
|
1 または 0
|
0
|
ビット
|
CLK 入力のローカル クロック反転を設定する。
|
|
IS_CLK_B_INVERTED
|
1 または 0
|
0
|
ビット
|
CLK_B 入力のローカル クロック反転を設定する。IS_CLK_B_INVERTED = 1 の場合、CLK と CLK_B は同じグローバル クロック バッファーで駆動する必要があります。IS_CLK_B_INVERTED = 0 の場合、CLK_B はインバーターを介して CLK と同じグローバル クロック バッファーで駆動する必要があります。
|
|
IS_RST_INVERTED
|
1 または 0
|
0
|
ビット
|
1 の場合、RST 入力をローカルで反転する。
|
|
SIM_DEVICE
|
ULTRASCALE、ULTRASCALE_PLUS、ULTRASCALE_PLUS_ES1、ULTRASCALE_PLUS_ES2
|
ULTRASCALE
|
文字列
|
ビヘイビアー シミュレーションで使用するデバイス ファミリ
|