|
HR |
HP |
|---|---|
|
可 |
不可 |
V TT = (V CCO /2) への並列終端抵抗 (通常 50 W ) は、通常すべてのレシーバー近くのボードに配置します。ボード トポロジによっては、ソース終端直列抵抗が、出力ドライバーのインピーダンスと伝送ラインおよび終端インピーダンスの整合に役立つ場合があります。インピーダンス整合によって反射が抑制され、シグナル インテグリティが向上します。オプションの調整なしの分割入力 ODT によって、V CCO /2 への R (R = Z 0 ) のテブナン等価抵抗が提供されます。差動バージョン (DIFF_) では、出力に相補シングルエンド ドライバー、入力に差動レシーバーを使用します。