入力および出力遅延ライン

UltraScale アーキテクチャ SelectIO リソース ユーザー ガイド (UG571)

Document ID
UG571
Release Date
2023-08-31
Revision
1.15 日本語

入力および出力遅延はそれぞれ 512 タップの深さです (1 タップの遅延は UltraScale デバイスのデータシート [参照 2] で T ODELAY_RESOLUTION として示されている)。遅延エレメントは、RIU インターフェイスを介して BITSLICE_CONTROL から制御するか、RXTX_BITSLICE の遅延制御信号 (CLK、CE、INC、LOAD、CNTVALUEIN[8:0]、CNTVALUEOUT[8:0]、RST_DLY、および EN_VTC) を使用してインターコネクト ロジックから直接制御できます。

遅延ラインは、TIME および COUNT の 2 つのモードで使用できます。初期遅延 (DELAY_VALUE) は、TIME モードでは ps で指定され、COUNT モードではタップで示されます。TIME モードを使用した場合、ビルトイン セルフ キャリブレーション (BISC) コントローラーが遅延ラインを調整および維持します。