デバイスのフットプリントが増加し、システム クロックが高速化するにつれ、PC ボードのデザインおよび製造はさらに困難になります。エッジ レートが高速になっているため、シグナル インテグリティを維持することが重要な課題となります。PC ボード トレースを適切に終端接続して、反射およびリンギングを防ぐ必要があります。
従来型のトレース終端方法では、出力/入力に抵抗を追加してレシーバー/ドライバー インピーダンスとトレース インピーダンスを整合させます。ただし、デバイスの I/O 数が増加した場合、デバイス ピン付近に抵抗を追加するとボード面積とコンポーネント数が増加し、物理的にこの方法を使用できない場合があります。そこで AMD は、デジタル制御インピーダンス (DCI) テクノロジを開発し、これらの問題を克服してシグナル インテグリティを実現しました。
I/O 規格に応じて DCI は、ドライバーの出力インピーダンスを調整するか、レシーバーに並列終端を追加し、伝送ラインの特性インピーダンスを正確に整合させます。DCI はこれらのインピーダンスを I/O 内で能動的に調整し、VRP ピンに接続された外部の高精度基準抵抗を 1 つキャリブレーションします。これによって、プロセスによる I/O インピーダンスの変化が調整されます。さらに、温度や電源電圧に対しても連続的にインピーダンスを調整します。多くのデザインでは、複数の DCI 基準 VRP ピンを使用する必要があります。この場合、各 VRP ピンに固有の基準抵抗が必要です。
重要: すべての DCI I/O 規格について、外部基準抵抗 (R VRP ) は 240 W にする必要があります。
並列終端を伴う I/O 規格の場合、DCI はレシーバーを並列終端します。その結果、ボード上に終端抵抗を配置する必要がなくなり、ボード配線の複雑さやコンポーネント数を抑えることができ、スタブ反射をなくすことによりシグナル インテグリティを向上できます。スタブでの反射は、終端抵抗が伝送ラインの端部から遠くに配置されている場合に発生します。DCI を使用すると終端抵抗が出力ドライバーまたは入力バッファーに可能な限り近く配置されるため、スタブ反射は生じません。終端抵抗の正確な値は並列終端の ODT 属性で指定します。また、ドライバー終端の正確な値は制御インピーダンス ドライバーの OUTPUT_IMPEDANCE 属性で指定します。DCI は HP I/O バンクでのみ使用できます。HR I/O バンクでは使用できません。
DCI では、I/O バンクごとに多目的の基準電圧 VRP ピンを 1 つ使用し、ドライバーのインピーダンスまたはそのバンクのすべての I/O に対する並列終端の値を制御します。
重要: DCI 規格を使用する場合、VRP ピンは基準抵抗によって GND 終端する必要があります。基準抵抗の値は 240 W にします。
デザインに DCI をインプリメントする手順は次のとおりです。
1. HP I/O バンクに DCI I/O 規格を指定します ( 表: 分割終端 DCI をサポートする全 DCI I/O 規格 参照)。
2. VRP 多目的ピンをグランドに接続された精密抵抗 (240 W ) へ接続します。
3. 並列終端を持つ適用可能なすべての I/O に対して、ODT 属性を用いて終端値を設定します。制御インピーダンス ドライバーを持つ適用可能なすべての I/O に対して、OUTPUT_IMPEDANCE 属性を用いて終端値を設定します。
同じ I/O バンク カラムにあるいくつかの I/O バンクで DCI が使用されている場合、全 I/O カラムの I/O バンクすべてに対応する 1 本の VRP ピンのみが 1 つの精密抵抗へ接続されるように、内部の VRP ノードをカスケード接続できます。このオプションは DCI カスケード接続と呼ばれ、 「 DCI カスケード接続 」 で詳しく説明しています。また、このセクションでは、I/O バンクが同じ I/O バンク カラムを共有する場合の判断方法についても説明しています。バンクで DCI I/O 規格が使用されていない場合は、VRP ピンを通常の I/O ピンとして利用できます。ピンの詳細は、 『UltraScale および UltraScale+ FPGA パッケージおよびピン配置製品仕様』 (UG575) [参照 3] を参照してください。
DCI では I/O の抵抗のオン/オフを切り替えることにより、I/O のインピーダンスを調整します。この調整はデバイスのスタートアップ シーケンス中に実行されます。デフォルトでは、第 1 段階のインピーダンスの調整が終了するまで DONE ピンは High になりません。
DCI のキャリブレーションは、DCIRESET プリミティブをインスタンシエートすることでリセットできます。デバイスの動作中に DCIRESET プリミティブへの RST 入力をトグルすると、DCI ステート マシンがリセットされ、キャリブレーション プロセスが再開されます。DCI を使用するすべての I/O は、DCIRESET ブロックからの LOCKED 出力がアサートされるまで使用できません。この機能は、デバイスの電源投入から規定の動作状態になるまでの間に温度/供給電源が大幅に変化するアプリケーションで有効です。
制御インピーダンス ドライバーには、OUTPUT_IMPEDANCE 属性でドライバー終端の正確な値を指定します。並列終端をサポートする I/O 規格の場合、DCI が電圧レベル V CCO /2 へのテブナン等価回路または分割終端抵抗を、あるいは電圧レベル V CCO へのシングル終端抵抗を構成します。分割終端抵抗の値は ODT 属性で指定します。POD および HSUL 規格では、DCI は V CCO のシングル終端に対応します。終端抵抗の値は ODT 属性で指定します。