SDR の入力および出力レジスタは、IDDR/ODDR レジスタとは異なるリソースを使用するため、性能特性が異なります。ビット スライス内の SDR 入力および出力のレジスタ格納は、フリップフロップ プリミティブを、フリップフロップ インスタンスに適用される IOB = TRUE 制約と共に使用して実行されます。IS_D_INVERTED は UltraScale および UltraScale+ ではサポートされないため、0 に設定する必要があります。IS_D_INVERTED を 1 に設定すると、シミュレーション結果がハードウェアに一致しません。直接インスタンシエート、または合成で推論できます。適用可能なエレメントは次のとおりです。
• FDCE - クロック イネーブルと非同期クリアを備えたフリップフロップ
• FDPE - クロック イネーブルと非同期プリセットを備えたフリップフロップ
• FDRE - クロック イネーブルと同期リセットを備えたフリップフロップ
• FDSE - クロック イネーブルと同期セットを備えたフリップフロップ