UltraScale アーキテクチャ FPGA のパッケージおよびピン配置は、7 シリーズ デバイスを含む従来の世代と異なります。具体的な違いは次のとおりです。
• すべてのパッケージは有機積層基板上に構成されます。
• フリップチップはんだバンプを含むパッケージおよびダイ コンポーネントの多くは、鉛フリーです。FLGx デバイスのバンプには鉛が含まれます。
• パッケージ名には 1 文字の英字識別子の後、パッケージに含まれる正確なピン数が示されています。
• VCCAUX_IO ピンはバンク グループに分割されません。VCCAUX_IO はボード レベルで VCCAUX に接続する必要があります。
• VCCINT_IO 電源ピンの追加によって、内部ロジックは I/O ロジックから分離されます。VCCINT_IO はボード レベルで VCCINT に接続する必要があります。
• GT クワッド/デュアルの各カラムそれぞれに対して、ギガビット シリアル トランシーバー (GT) の電源ピンがあります。
• 標準 I/O バンクには合計 52 本の SelectIO ™ ピンがあり、オプションで最大 24 組の差動ペアとして構成できます。
• 各バンクには 1 本の専用 VREF ピンがあります。これらはユーザー I/O としては使用できません。
• バンクあたり 4 組 (26 ピンのバンクあたり 2 組) の差動クロック ピン ペアが、シングル タイプのグローバル クロック (GC) 入力を構成します。
• I/O バンクあたり 4 つ (26 ピンのバンクあたり 2 つ) のメモリ バイト グループが、それぞれ上部および下部のメモリ バイト グループに分割されています。
• すべてのコンフィギュレーション ピンはバンク 0 とバンク 65 にあります。
• POR_OVERRIDE ピンは、デフォルトのパワーオン リセット遅延を無効にするために使用されます。 表: ピンの説明 を参照してください。