• 各ユーザー I/O バンクには合計 52 本の I/O があり、うち 48 本は差動 I/O (24 組の差動ペア) またはシングルエンド I/O として使用できます。残りの 4 本はシングルエンド I/O としてのみ機能します。1 つのバンクにある 52 個のパッドすべてがピンにボンディングされているわけではありません。
• 一部のバンクには、 SelectIO ピンが 52 本未満のものもあります。該当するバンクは、「partial」というラベルが付きます。
• 各バンクに隣接して、CMT およびその他のクロック リソースを含む物理層 (PHY) があります。
• 各バンクおよび PHY に隣接して、クロック領域を構成するロジック リソース タイルがあります。
• バンクはカラム状に配置されており、隣接する PHY、クロック領域、GT ブロックと幅が一致する行に分割されています。
• 各バンクには英字識別子が示されています。各文字は、 表: I/O バンクの移行: HP I/O バンクは白抜きの欄、HR I/O バンクは灰色の欄、HD I/O バンクは色の濃い灰色の欄(1) および 表: トランシーバー クワッドの移行 (GTH クワッドは白色の欄、GTY クワッドは灰色の欄、GTM デュアルは濃い灰色の欄) の列に対応しています。