改訂履歴

2023 年 5 月 10 日

1.19

このガイド全体で、 SBVC484 パッケージに XCAU7P および XAAU7P を追加。

SBVB484 および FFVB676 パッケージに XAAU10P および XAAU15P デバイスを追加。

表: デバイス/パッケージ別の使用可能 I/O ピン数 の XCKU095 -FFVB1760、 XCKU115 -FFVB1760、 XCKU115 -FLVB2104 の HP 総ユーザー I/O および差動 I/O を変更。

「均一なステンシル マスク設計」 セクションを更新し、 「不均一な (BullsEye) ステンシル マスク設計」 セクションを追加。

「エッジ ボンディングの実装」 セクションを更新し、 「アンダーフィルのガイドライン」 セクションを追加。

2022 年 4 月 22 日

1.18

ガイド全体を通じて次の Artix UltraScale+ FPGA 仕様を追加。

• UBVA368 、 SBVB484 、および FFVB676 パッケージの XCAU10P

• UBVA368 、 SBVB484 、および FFVB676 パッケージの XCAU15P

「 ユーザー I/O ピン 」 のピン タイプを更新。

表: I/O バンクの移行: HP I/O バンクは白抜きの欄、HR I/O バンクは灰色の欄、HD I/O バンクは色の濃い灰色の欄(1) と この図 の XCKU19P - FFVB2104 の I/O マップを更新。

表: パッケージ/デバイスごとのピン配置ファイル 、 表: パッケージ別の Kintex UltraScale+ および XQ Kintex UltraScale+ デバイス図の相互参照 、 表: パッケージ別の Virtex UltraScale+ および XQ Virtex UltraScale+ デバイス図の相互参照 、 表: パッケージ別の Artix UltraScale+ デバイス図の相互参照 、および 表: パッケージ別の外形図の相互参照 のパッケージ ステータスを更新。 「FSVH2104 (XCVU35P、XCVU45P) のパッケージ寸法」 を更新。

FSVH2104 (XCVU35P、XCVU45P) のパッケージ寸法 を明確にするために加筆修正。

418 ページ に BGA ボールのコンデンサー (LSC) への置き換えに関する重要な注意事項を
追加。

「 コンフォーマル コーティング 」 セクションを エッジ ボンディング へ移動。 「 エッジ ボンディングのプロセス パラメーター 」 の表と 「 エッジ ボンディング用接着剤の配置パラメーター 」 の図に InFO パッケージの値を追加して更新。 490 ページ の推奨される硬化の条件を更新。

2021 年 9 月 1 日

1.17

この図 、 この図 、および この図 の 「 XCAU20P のバンク図 」 のデザインを変更。 表: I/O バンクの移行: HP I/O バンクは白抜きの欄、HR I/O バンクは灰色の欄、HD I/O バンクは色の濃い灰色の欄(1) のバンクも変更。

表: パッケージ別の Artix UltraScale+ デバイス図の相互参照 に 「 FFVB676 (XCAU20P) 」 を追加。

2021 年 8 月 5 日

1.16

ガイド全体を通じて次の Artix UltraScale+ FPGA 仕様を追加。

• SFVB784 および FFVB676 パッケージの XCAU20P

• SFVB784 および SFVB784 パッケージの XCAU25P

この図 : VSVA1365 パッケージの XCVU23P のバンク に注記を追加。

この図 および この図 のピンの誤りを修正。

「外形図」 の 「 概要 」 に、MDDS ファイルの情報に関するヒントを追加。

2021 年 1 月 21 日

1.15

ガイド全体を通じて次の仕様を追加。

• VSVA1365 および FSVJ1760 パッケージの XCVU23P

• FFVJ1760 および FFVB2104 パッケージの XCKU19P

• FSVK2892 パッケージの XCVU57P

第 4 章 : 表: 外形図の寸法の定義 を追加し、次の外形図を更新。

• FSVH1924 (XCVU31P) フリップチップ、ファインピッチ、スティフナー リング付きリッドレス BGA

• FSVH2104 (XCVU33P) フリップチップ、ファインピッチ、スティフナー リング付きリッドレス BGA

• FSVH2104 (XCVU35P、XCVU45P) フリップチップ、ファインピッチ、スティフナー リング付きリッドレス BGA

• FSVH2892 (XCVU35P、XCVU45P) フリップチップ、ファインピッチ、スティフナー リング付きリッドレス BGA

• FSVH2892 (XCVU37P、XCVU47P) フリップチップ、ファインピッチ、スティフナー リング付きリッドレス BGA

• FSVA3824 および FSVB3824 (XCVU19P) フリップチップ、ファインピッチ、スティフナー リング付きリッドレス BGA

第 7 章 : 図 7-2 を含む「セラミック カラム グリッド アレイ パッケージの IR リフローはんだ付けの一般的な条件」セクションを削除 (このコンテンツは、『耐放射線 Kintex UltraScale XQRKU060 FPGA データシート』 ( DS882 ) に含まれるため)。

第 8 章 : 「 ステンシル 」 セクションを更新。

第 10 章 「 熱抵抗データ 」 セクションの重要な注記を更新。

2020 年 3 月 18 日

1.14

表: パッケージ/デバイスごとのピン配置ファイル 、 表: パッケージ別の Virtex UltraScale+ および XQ Virtex UltraScale+ デバイス図の相互参照 、および 表: パッケージ別の外形図の相互参照 の XCVU19P ( FSVA3824 および FSVB3824 パッケージ) を Production に更新。

第 5 章 : バーコードにマーク情報が含まれる場合について 表: XC デバイスのマーキングの説明 — 例 の定義を更新。 この図 、 この図 、 この図 、および この図 のマークの画像を更新。

第 7 章 : 「セラミック カラム グリッド アレイ パッケージの IR リフローはんだ付けの一般的な条件」セクションを追加。 「 鉛フリーのリフローはんだ付け 」 セクションを更新して、 表: パッケージ サイズが 45mm x 45mm より大きく 55mm x 55mm 以下の場合の鉛フリーのはんだ付け ガイドライン と 表: パッケージ サイズが 55mm x 55mm より大きい場合の鉛フリーのはんだ付けガイドライン を追加し、 表: AMD のパッケージにおける本体の最大リフロー温度 (J-STD-020 規格に準拠) (マス リフロー)、温度上昇率の推奨事項、およびその他の説明を変更 (熱電対の写真の追加を含む)。 「 コンフォーマル コーティング 」 の推奨事項を更新。 「 歪みゲージ計測 」 セクションを追加し、 「 はんだペースト 」 セクションを移動および更新し、 「 コンポーネントの配置 」 セクションを追加。

第 8 章 : 「 BGA パッケージ 」 セクションを更新し、 「 ステンシル 」 セクションを追加し、 「 はんだペースト 」 セクションを移動。

第 9 章 : 「 エッジ ボンディング周囲のコンポーネントの隙間 」 セクションを追加し、 「 エッジ ボンディングの除去 」 セクションを更新。

第 11 章 : 「 TIM を介してヒートシンクからパッケージに加わる圧力 」 セクションを更新。

2019 年 9 月 27 日

1.13

XCVU19P ( FSVA3824 および FSVB3824 パッケージ) を追加。 XCVU45P ( FSVH2104 、 FSVH2892 ) および XCVU47P ( FSVH2892 ) のデバイス/パッケージの組み合わせを該当する表および章に追加。

第 1 章 : 表: VU19P デバイスの I/O バンクの移行: HP I/O バンクは白抜きの欄、HD I/O バンクは色の濃い灰色の欄 : 「 VU19P デバイスの I/O バンクの移行: HP I/O バンクは白抜きの欄、HD I/O バンクは色の濃い灰色の欄 」 を追加。 この図 で、右側の GTY クワッドの電源の表記を更新。

第 3 章 : この図 、 この図 、 この図 、および この図 を更新。

第 7 章 : 最大ピーク温度の範囲を 240°C ～ 250°C から 245°C ～ 250°C に変更。

第 8 章 : 説明を更新し、 「 BullsEye ステンシルの推奨事項 」 のセクションと この図 、および 「 はんだペースト 」 のセクションを追加。

第 9 章 : 章を追加。

2019 年 3 月 20 日

1.12

第 1 章 : 10 ページ に、共晶 BGA ボールを使用する XQ デバイスに関する重要な注記を追加。 XQKU5P (FFRB676、SFRB784)、 XQKU15P (FFRA1156、FFRE1517)、 XQVU3P (FFRC1517)、 XQVU7P (FLRA2104、FLRB2104)、および XQVU11P (FLRC2104) デバイス/パッケージの組み合わせを 表: パッケージの仕様 、 表: デバイス/パッケージ別のシリアル トランシーバー チャネル数 (GTH/GTY) 、 表: デバイス/パッケージ別の使用可能 I/O ピン数 、 表: フットプリントの互換性 、 表: I/O バンクの移行: HP I/O バンクは白抜きの欄、HR I/O バンクは灰色の欄、HD I/O バンクは色の濃い灰色の欄(1) 、 表: トランシーバー クワッドの移行 (GTH クワッドは白色の欄、GTY クワッドは灰色の欄、GTM デュアルは濃い灰色の欄) 、 表: トランシーバー クワッドの移行 (GTH クワッドは白色の欄、GTY クワッドは灰色の欄、GTM デュアルは濃い灰色の欄) に追加し、該当する図を 「 デバイスの図 」 セクションに追加。 表: ピンの説明 で、コンフィギュレーション データ ピンの名前を 「 D[04 ～ 31] 」 に変更し、 「 VCCAUX_IO 」 に注記を追加。 「 XCVU31P のバンク図 」 、 「 XCVU33P のバンク図 」 、 「 XCVU35P および XCVU45P のバンク図 」 、 「 XCVU37P および XCVU47P のバンク図 」 を変更し、適切な PCIE4 および PCIE4C バンクを表示。 XCVU27P (FIGD2104、FSGA2577) および XCVU29P (FIGD2104、FSGA2577) デバイスを追加。これには 表: デバイス/パッケージ別のシリアル トランシーバー チャネル数 (GTH/GTY/GTM) の追加と、 表: パッケージの仕様 、 表: デバイス/パッケージ別の使用可能 I/O ピン数 、 表: ピンの説明 、 表: フットプリントの互換性 、 表: I/O バンクの移行: HP I/O バンクは白抜きの欄、HR I/O バンクは灰色の欄、HD I/O バンクは色の濃い灰色の欄(1) 、 表: トランシーバー クワッドの移行 (GTH クワッドは白色の欄、GTY クワッドは灰色の欄、GTM デュアルは濃い灰色の欄) 、および 「 デバイスの図 」 セクションの該当する図の更新が含まれる。 「 XCVU27P のバンク図 」 を更新。

第 2 章 : 189 ページ に、共晶 BGA ボールを使用する XQ デバイスに関する重要な注記を追加。 表: パッケージ/デバイスごとのピン配置ファイル に、 XCVU27P (FIGD2104、FSGA2577) および XCVU29P (FIGD2104、FSGA2577) デバイスと XQKU5P (FFRB676、SFRB784)、 XQKU15P (FFRA1156、FFRE1517)、 XQVU3P (FFRC1517)、 XQVU7P (FLRA2104、FLRB2104)、および XQVU11P (FLRC2104) デバイス/パッケージの組み合わせを追加。

第 3 章 : 193 ページ に、共晶 BGA ボールを使用する XQ デバイスに関する重要な注記を追加。 表: パッケージ別の Kintex UltraScale+ および XQ Kintex UltraScale+ デバイス図の相互参照 に、 XQKU5P (FFRB676、SFRB784)、 XQKU15P (FFRA1156、FFRE1517) デバイス/パッケージの組み合わせを追加。 表: パッケージ別の Virtex UltraScale+ および XQ Virtex UltraScale+ デバイス図の相互参照 に、 XCVU27P (FIGD2104、FSGA2577)、 XCVU29P (FIGD2104、FSGA2577)、 XQVU3P (FFRC1517)、 XQVU7P (FLRA2104、FLRB2104)、および XQVU11P (FLRC2104) デバイス/パッケージの組み合わせを追加。

第 4 章 : 共晶 BGA ボールを使用する XQ デバイスに関する 「 概要 」 情報を追加し、 表: パッケージ別の外形図の相互参照 を XQ バージョン固有のパッケージで更新。 表: パッケージ別の外形図の相互参照 に、 XQKU5P (FFRB676、SFRB784)、 XQKU15P (FFRA1156、FFRE1517)、 XQVU3P (FFRC1517)、 XQVU7P (FLRA2104、FLRB2104)、および XQVU11P (FLRC2104) の外形図を追加し、FIGD2104 および FSGA2577 の図を更新して XCVU27P および XCVU29P を追加。

第 5 章 : この図 を追加し、 表: XC デバイスのマーキングの説明 — 例 を更新。

第 6 章 : 表: トレイおよび内箱あたりの標準的なデバイス数 を FSGA2577 パッケージおよび XQ パッケージ (FFRB676、SFRB784、FFRA1156、FFRC1517、FFRE1517、FLRA2104、FLRB2104、FLRC2104) で更新。 472 ページ に、共晶 BGA ボールを使用する XQ デバイスに関する重要な注記を追加。

第 7 章 : この図 の変更を含む Sn/Pb のリフローはんだ付けガイドラインを更新。FSGA2577 パッケージおよび XQ パッケージ (FFRB676、SFRB784、FFRA1156、FFRC1517、FFRE1517、FLRA2104、FLRB2104、FLRC2104) を 表: AMD のパッケージにおける本体の最大リフロー温度 (J-STD-020 規格に準拠) に追加し、 注記 2 を追加。 「 コンフォーマル コーティング 」 セクションを更新。

第 10 章 : 499 ページ に、共晶 BGA ボールを使用する XQ デバイスに関する重要な注記を追加。 表: 熱抵抗データ を新しいデータで更新。 表: 熱抵抗データ の最後の 注記 2 に既に記載されている内容を、 499 ページ の追加の重要な注記でも繰り返す。 499 ページ に、共晶 BGA ボールを使用する XQ デバイスに関する重要な注記を追加。 表: 熱抵抗データ で、 「 FFVE900 」 の値を変更し、 XCVU27P (FIGD2104、FSGA2577)、 XCVU29P (FIGD2104、FSGA2577)、 XQKU5P (FFRB676、SFRB784)、 XQKU15P (FFRA1156、FFRE1517)、 XQVU3P (FFRC1517)、 XQVU7P (FLRA2104、FLRB2104)、および XQVU11P (FLRC2104) デバイス/パッケージのデータを追加。 XCVU31P 、 XCVU33P 、 XCVU35P 、および XCVU37P デバイスにもデータを追加。

第 11 章 : 510 ページ の推奨事項で、加わる圧力の範囲を 20 ～ 50psi に更新。

2018 年 8 月 23 日

1.11

第 1 章 : 表: ピンの説明 で、 「 GC または HDGC 」 の方向を入力/出力に変更。 表: トランシーバー クワッドの移行 (GTH クワッドは白色の欄、GTY クワッドは灰色の欄、GTM デュアルは濃い灰色の欄) で、XCVU160-FLGB2104 のマップを 233 クワッド位置に変更し、233 クワッドおよび 133 クワッドを XCVU160-FLGC2104 のマップに追加。

第 2 章 : 表: パッケージ/デバイスごとのピン配置ファイル で、 XCVU31P -FSVH1924、 XCVU33P / XCVU35P -FSVH2104、 XCVU13P -FSGA2577、および XCVU35P / XCVU37P -FSVH2892 を Production に更新し、リンクを修正。

第 3 章 : 表: パッケージ別の Virtex UltraScale+ および XQ Virtex UltraScale+ デバイス図の相互参照 で、 XCVU31P -FSVH1924、 XCVU33P / XCVU35P -FSVH2104、 XCVU13P -FSGA2577、および XCVU35P / XCVU37P -FSVH2892 を Production に更新。

第 4 章 : 表: パッケージ別の外形図の相互参照 で、 XCVU31P -FSVH1924、 XCVU33P / XCVU35P -FSVH2104、 XCVU13P -FSGA2577、および XCVU35P / XCVU37P -FSVH2892 の外形図のステータスを Production に更新。

第 10 章 : 表: 熱抵抗データ に、 XCVU31P -FSVH1924、 XCVU33P / XCVU35P -FSVH2104、 XCVU13P -FSGA2577、および XCVU35P / XCVU37P -FSVH2892 デバイスを追加。

2018 年 4 月 9 日

1.10

第 1 章 : 「 専用ピンおよび多目的ピンのバンク位置 」 セクションを更新。 XCVU13P -FSGA2577 のデバイス/パッケージの組み合わせと XCVU31P 、 XCVU33P 、 XCVU35P 、および XCVU37P デバイスを追加。これには 表: パッケージの仕様 、 表: デバイス/パッケージ別のシリアル トランシーバー チャネル数 (GTH/GTY) 、 表: デバイス/パッケージ別の使用可能 I/O ピン数 、 表: ピンの説明 、 表: フットプリントの互換性 、 表: I/O バンクの移行: HP I/O バンクは白抜きの欄、HR I/O バンクは灰色の欄、HD I/O バンクは色の濃い灰色の欄(1) 、および 表: トランシーバー クワッドの移行 (GTH クワッドは白色の欄、GTY クワッドは灰色の欄、GTM デュアルは濃い灰色の欄) の更新が含まれる。 この図 、 この図 、 この図 、 この図 、 この図 、 この図 、 この図 、 この図 、および この図 を追加。

第 2 章 : 表: パッケージ/デバイスごとのピン配置ファイル に、 XCVU13P -FSGA2577 のデバイス/パッケージの組み合わせと XCVU31P 、 XCVU33P 、 XCVU35P 、および XCVU37P デバイスを追加。

第 3 章 : 表: パッケージ別の Virtex UltraScale+ および XQ Virtex UltraScale+ デバイス図の相互参照 に、 XCVU13P -FSGA2577 のデバイス/パッケージの組み合わせと XCVU31P 、 XCVU33P 、 XCVU35P 、および XCVU37P デバイスを追加。

第 4 章 : 表: パッケージ別の外形図の相互参照 に、 XCVU13P -FSGA2577 のデバイス/パッケージの組み合わせと XCVU31P 、 XCVU33P 、 XCVU35P 、および XCVU37P デバイスを追加。

第 6 章 : 表: トレイおよび内箱あたりの標準的なデバイス数 に、FSVH1924、FSVH2104、FSGA2577、および FSVH2892 パッケージを追加。

第 7 章 : 表: AMD のパッケージにおける本体の最大リフロー温度 (J-STD-020 規格に準拠) に、FSVH1924、FSVH2104、FSGA2577、および FSVH2892 パッケージを追加。

第 10 章 : 表: 熱抵抗データ に、 XCVU13P -FSGA2577 のデバイス/パッケージの組み合わせと XCVU31P 、 XCVU33P 、 XCVU35P 、および XCVU37P デバイスを追加。

第 13 章 : 「アプリケーション ノート『リッドレス フリップチップ パッケージの機械/熱設計ガイドライン』 ( XAPP1301 )」 へのリンクを追加。

2017 年 12 月 15 日

1.9

パッケージ ファイル : 表: パッケージ/デバイスごとのピン配置ファイル のリンクとパッケージの定義を更新。

デバイスの図 : 表: パッケージ別の Kintex UltraScale+ および XQ Kintex UltraScale+ デバイス図の相互参照 および 表: パッケージ別の Virtex UltraScale+ および XQ Virtex UltraScale+ デバイス図の相互参照 のパッケージの定義を更新。 この図 、 この図 、 この図 、 この図 を追加。

外形図 : 表: パッケージ別の外形図の相互参照 のパッケージの定義を更新。 この図 を追加。 この図 を更新 (平面図内の寸法を変更)。 この図 を追加。

温度仕様 : 表: 熱抵抗データ に 注記 2 を追加。

熱管理ストラテジ の 「 システム レベルのヒートシンク ソリューション 」 および 「 ヒートシンクの取り外し 」 セクションを更新。 「 計測デバッグ 」 セクションを追加。

リッドレス フリップチップ パッケージの機構設計/熱設計ガイドライン を追加。

2017 年 8 月 25 日

1.8

パッケージ概要 : 表: デバイス/パッケージ別の使用可能 I/O ピン数 で、XCKU095-FFVB2104 の利用可能な HP I/O ピン数を修正 (増加)。 表: ピンの説明 で、 「 VCCINT_IO 」 の説明を変更。 表: I/O バンクの移行: HP I/O バンクは白抜きの欄、HR I/O バンクは灰色の欄、HD I/O バンクは色の濃い灰色の欄(1) で、 XCKU5P -FFVB676 のマッピングを更新し、 XCKU095 -FFVC1517 を追加。 58 ページ にヒントを追加。 この図 、 この図 、 この図 、 この図 、 この図 、 この図 、すべての 「 XCVU080 のバンク図 」 、 「 XCVU095 のバンク図 」 、 この図 、 「 XCKU9P のバンク図 」 、 この図 、 「 XCKU13P のバンク図 」 、 および 「 XCKU15P および XQKU15P のバンク図 」 のバンクの定義を更新。

パッケージ ファイル : 表: パッケージ/デバイスごとのピン配置ファイル のリンクとパッケージの定義を更新。

デバイスの図 : 表: パッケージ別の Kintex UltraScale+ および XQ Kintex UltraScale+ デバイス図の相互参照 および 表: パッケージ別の Virtex UltraScale+ および XQ Virtex UltraScale+ デバイス図の相互参照 のパッケージの定義を更新。 この図 および この図 を追加。 この図 および この図 を更新。 この図 、 この図 、 この図 、 この図 、 この図 、および この図 を追加。

外形図 : 表: パッケージ別の外形図の相互参照 のパッケージの定義を更新。

パッケージ マーキング : この図 および この図 のトップ マークを更新し、バー コード版に日付コードとロット番号を表示。 表: XC デバイスのマーキングの説明 — 例 にパッケージ タイプを追加。

梱包と出荷 : 表: トレイおよび内箱あたりの標準的なデバイス数 にパッケージ タイプを追加。

はんだ付けガイドライン : スティフナー リング付きリッドレス パッケージのガイドラインを追加し、 表: パッケージ サイズが 45mm x 45mm 以下の場合の鉛フリーのはんだ付けガイドライン を更新。 表: AMD のパッケージにおける本体の最大リフロー温度 (J-STD-020 規格に準拠) の複数のパッケージ タイプでマス リフローを 250°C から 245°C に変更。新しいガイドラインに合わせて この図 を変更。

温度仕様 : 表: 熱抵抗データ にパッケージ タイプを追加。

Documentation Navigator を追加。

2017 年 4 月 27 日

1.7.1

デバイスの図 で、 「 FFVE1760 (XCKU15P) 」 の図を差し替え。

2017 年 4 月 26 日

1.7

必要に応じて、 XQKU040 、 XQKU060 、 XQKU095 、および XQKU115 デバイスを追加。
必要に応じて、RBA676、RFA1156、RLD1517、および RLF1924 パッケージを追加。

パッケージ概要 : 表: ピンの説明 の 注記 5 を更新。 表: フットプリントの互換性 、 表: I/O バンクの移行: HP I/O バンクは白抜きの欄、HR I/O バンクは灰色の欄、HD I/O バンクは色の濃い灰色の欄(1) 、および 表: トランシーバー クワッドの移行 (GTH クワッドは白色の欄、GTY クワッドは灰色の欄、GTM デュアルは濃い灰色の欄) を修正。 「 SYSMON、コンフィギュレーション、PCIe、Interlaken、および 100GE 用の統合ブロック 」 に注記および推奨事項を追加。 「 デバイスの図 」 の多くを修正。

パッケージ ファイル : リンクを更新。 Virtex UltraScale+ および Kintex UltraScale+ FPGA のパッケージ ファイルを追加および更新。

デバイスの図 : Virtex UltraScale+ および Kintex UltraScale+ FPGA の図を追加および更新。

外形図 : Virtex UltraScale+ および Kintex UltraScale+ デバイスの外形図の多くを追加および差し替え。

パッケージ マーキング : Virtex UltraScale および Kintex UltraScale デバイスのトップ マーク図を更新し、バー コードのトップ マーク図を追加。 Virtex UltraScale+ および Kintex UltraScale+ デバイスのトップ マーク図を追加。

はんだ付けガイドライン : 「 Sn/Pb のリフローはんだ付け 」 セクションを追加。 「 コンフォーマル コーティング 」 の推奨事項を更新。

2016 年 4 月 25 日

1.6

Kintex UltraScale+ および Virtex UltraScale+ FPGA を追加。

パッケージ概要 : 表: ピンの説明 に示す、 「 GC または HDGC 」 の説明を変更し、 「 RSVDGND 」 を追加。 「 ダイ レベルでのバンク番号の概要 」 セクションを変更: 図を追加および置き換え、表を削除。

パッケージ ファイル : リンクを更新。

デバイスの図 : この図 および この図 を変更。

外形図 : この図 (FFVA1156) に示す、上面リッドの平面部分の最大寸法を 31.05sq. から 29.70sq. に変更。 この図 (FFVA1156) および この図 (FFVA1156) に示す、上面リッドの平面部分の最大寸法を 29.10sq. から 29.70sq. に変更。 この図 (FFVA1517) に、上面リッドの平面部分の寸法 (33.10) の記載を追加。 この図 (FFVB1760) に示す寸法 A の公称値を 3.61 から 3.51 に変更。 この図 (FLGB2104) を変更: 欠落していた小数点を追加。 この図 (FFVC2104) を変更: 正確なパッケージ寸法を記載。

はんだ付けガイドライン : 表: AMD のパッケージにおける本体の最大リフロー温度 (J-STD-020 規格に準拠) のデバイス リストを変更。

熱管理ストラテジ : 推奨事項および この図 を追加。

2015 年 10 月 19 日

1.5

FFVA1156 パッケージに XCKU025 および XCKU095 を追加。

パッケージ概要 の 表: I/O バンクの移行: HP I/O バンクは白抜きの欄、HR I/O バンクは灰色の欄、HD I/O バンクは色の濃い灰色の欄(1) 、表 1-9 および表 1-10 に SFVA784 を追加。 表: トランシーバー クワッドの移行 (GTH クワッドは白色の欄、GTY クワッドは灰色の欄、GTM デュアルは濃い灰色の欄) の FLVB1760 の行を変更。 「 パッケージ間のフットプリントの互換性 」 に重要な注記を追加。図 1-13 を差し替え。

デバイスの図 で、 この図 および この図 の SFVA784 の図を、更新後のピン配置に差し替え。 この図 および この図 を更新。

外形図 で、 この図 (SFVA784) および この図 (FFVA1156) を更新し、 この図 の見出しを修正して FLGB2104 および FLGC2104 を記載。 この図 、 この図 、 この図 、 この図 を差し替え。

推奨する BGA パッケージの PCB デザイン ルール の 表: BGA パッケージのデザイン ルール を更新。

温度仕様 で、 表: 熱抵抗データ に熱抵抗データを追加。 「 はじめに 」 、 「 熱抵抗データ 」 、 「 熱モデルのサポート 」 セクションに大幅な編集。 505 ページ に新しい推奨事項を追加。

熱管理ストラテジ で、「デザインおよびシリコン」セクションを削除し、 「 フリップチップ パッケージ 」 および 「 システム レベルのヒートシンク ソリューション 」 のセクションを更新し、「熱管理の方法」セクションを削除し、 「 TIM の種類 」 に詳細情報を追加し、「インターフェイスの材料の比較」セクションを削除し、 「 TIM を介してヒートシンクからパッケージに加わる圧力 」 のセクションを追加し、「パッケージの圧力対応能力」セクションを削除。

ベアダイ フリップチップ パッケージ用ヒートシンクのガイドライン で、「パッケージ荷重の仕様」セクションを削除。

2015 年 5 月 13 日

1.4

このガイド全体で、SFVA784 パッケージに XCKU035 デバイスおよび XCKU040 デバイスを追加。 表: I/O バンクの移行: HP I/O バンクは白抜きの欄、HR I/O バンクは灰色の欄、HD I/O バンクは色の濃い灰色の欄(1) 、 表: トランシーバー クワッドの移行 (GTH クワッドは白色の欄、GTY クワッドは灰色の欄、GTM デュアルは濃い灰色の欄) 、および 表: パッケージ別の Kintex UltraScale および XQ Kintex UltraScale デバイス図の相互参照 を含め、全体的に XCKU085 および XCKU095 の最新情報を追加。

パッケージ概要 の 表: ピンの説明 で、 「 D01_DIN_0 」 、 「 D02_0 」 、および 「 D03_0 」 を双方向に変更。図 1-9 ～図 1-14 を、新しい GTH クワッド配置を含むよう更新。

外形図 で、 表: パッケージ別の外形図の相互参照 ならびに、SFVA784、FBVA900、FLVA1517、FLVD1517、FLVB1760、FLVA2104、FLVB2104、FLGB2104、FFVC2104、FLVC2104、および FLGC2104 の外形図を更新。

2015 年 3 月 23 日

1.3

「 旧世代との違い 」 セクションを更新。 表: ピンの説明 で、VCCINT と VCCAUX の説明および 「 マルチギガビット シリアル トランシーバー ピン (GTHE3 および GTYE3) 」 を更新。 「 ダイ レベルでのバンク番号の概要 」 を更新し、 「 SYSMON、コンフィギュレーション、PCIe、Interlaken、および 100GE 用の統合ブロック 」 を追加。 この図 ～ この図 を置き換え、表 1-9 ～表 1-21 の情報を変更。文書全体で XCKU075 および XCKU100 を削除。データが利用可能な場合、 XCKU085 および XCKU095 を追加。

パッケージ ファイル で、ASCII ファイルへのリンクを更新。

デバイスの図 で、 この図 と この図 を更新し、数多くの新しい図を追加。

外形図 で、 「 FBVA900 」 の外形図を削除し、 この図 を更新。

パッケージ マーキング の 表: XC デバイスのマーキングの説明 — 例 の「2 行目」に説明を追加。

表: 熱抵抗データ を変更。

2015 年 1 月 12 日

1.2

『UltraScale アーキテクチャおよび製品データシート: 概要』 (DS890) [参照 1] の更新に伴い、デバイス/パッケージの組み合わせを変更。この変更は、パッケージ一覧、 「パッケージ ファイル」 、 「デバイスの図」 、または 「外形図」 を記載するすべての表を対象とした。

表 1-16、表 1-17 を更新、表 1-18、表 1-19、表 1-20 を置き換え。

表: XC デバイスのマーキングの説明 — 例 の記述を更新。

表: AMD のパッケージにおける本体の最大リフロー温度 (J-STD-020 規格に準拠) の記述を更新。

表: 熱抵抗データ の変更および追加。

付録 A に参考文献を追加。

2014 年 9 月 4 日

1.1

9 ページ に実装材料の ULA (ultra-low alpha) に関する説明を追加。 「 旧世代との違い 」 の差動クロック ピン ペアおよび VREF ピンに関する説明を更新。 表: パッケージの仕様 に Virtex UltraScale FPGA パッケージを追加。 表: デバイス/パッケージ別のシリアル トランシーバー チャネル数 (GTH/GTY) 、 表: デバイス/パッケージ別の使用可能 I/O ピン数 、 表: フットプリントの互換性 にも Virtex UltraScale デバイスを追加。 「 PERSTN[0 ～ 1] 」 、 「 DOUT_CSO_B 」 、 「 FWE_FCS2_B 」 、 「 RS[0 ～ 1] 」 、 「 RDWR_FCS_B_0 」 、 「 D00_MOSI_0 」 、 「 D01_DIN_0 」 および 「 VREF_[バンク番号] 」 の説明を更新。 「 マルチギガビット シリアル トランシーバー ピン (GTHE3 および GTYE3) 」 のピン名を更新。 表: I/O バンクの移行: HP I/O バンクは白抜きの欄、HR I/O バンクは灰色の欄、HD I/O バンクは色の濃い灰色の欄(1) および 表: トランシーバー クワッドの移行 (GTH クワッドは白色の欄、GTY クワッドは灰色の欄、GTM デュアルは濃い灰色の欄) を追加。 表: ピンの説明 : 「 ピンの説明 」 の 「 ユーザー I/O ピン 」 のセクションに記載された、T[0 ～ 3][U または L] および N[0 ～ 12] の説明を変更。 「 ダイ レベルでのバンク番号の概要 」 のセクションの図を更新し、表を追加。

表: パッケージ/デバイスごとのピン配置ファイル に関連する TXT および CSV ファイルを変更。 表: パッケージ/デバイスごとのピン配置ファイル のその他のデバイス/パッケージおよびリンクも更新。

デバイスの図 の図を差し替えまたは追加。

この図 ～図 4-4 を追加。 この図 および この図 を差し替え。 この図 ～ 図 4-13 を追加。

第 5 章 に、 Virtex UltraScale デバイスのパッケージ マーキング テンプレートを追加。

473 ページ のリフローはんだ付け最高温度のガイドラインを明確化し、 表: AMD のパッケージにおける本体の最大リフロー温度 (J-STD-020 規格に準拠) : 「 パッケージのリフロー 最大温度 (本体) (1)」 を更新。 この図 を差し替え。 はんだ付けガイドライン から「Sn/Pb リフローはんだ付け」のセクションを削除。 「 ポスト リフロー/クリーニング/ウォッシング 」 および 「 コンフォーマル コーティング 」 のセクションを追加。

「熱管理の方法」および図 10-2 を更新。 「 ヒートシンクの取り外し 」 および「パッケージの圧力対応能力」を 第 11 章 に追加。

付録 A の参考文献 [参照 21] 、 [参照 22] 、 [参照 23] へのリンクを更新。その他の参考文献を追加。

2013 月 12 月 10 日

1.0

AMD 初版