UltraScale および UltraScale+ FPGA のパッケージおよびピン配置の概要

UltraScale および UltraScale+ FPGA パッケージおよびピン配置ユーザー ガイド (UG575)

Document ID
UG575
Release Date
2023-05-10
Revision
1.19 日本語

このセクションでは、さまざまな有機フリップチップ 0.8mm および 1.0mm ピッチ BGA パッケージで提供される UltraScale アーキテクチャ FPGA におけるパッケージとピン配置について説明します。

Kintex UltraScale Kintex UltraScale+ 、および Artix UltraScale+ デバイスは、高いコストパフォーマンスを実現するよう最適に設計された低コスト、省スペースのフリップチップおよびベアダイ フリップチップ パッケージで提供されます。

Virtex UltraScale および Virtex UltraScale+ デバイスは、最も高いシステム容量、帯域幅、そして信号性能を実現するよう最適に設計された高性能フリップチップ BGA 専用パッケージで提供されます。配置の最適化と分配の均等化に加え、電源ピンおよび GND ピン数を増やすことで、パッケージ インダクタンスを最小限に抑えています。

Zynq UltraScale+ MPSoC の詳細は、 『Zynq UltraScale+ デバイス パッケージおよびピン配置ユーザー ガイド』 ( UG1075 ) を参照してください。

重要: コマーシャル (XC) デバイス用標準パッケージの多くは鉛フリー (パッケージ名に V を追加) です。特定のパッケージでサポートされている UltraScale または UltraScale+ デバイスはすべてフットプリントに互換性があります。各デバイスは、I/O 規格を柔軟に選択できるように I/O バンクに分割されています。 『UltraScale アーキテクチャ SelectIO リソース ユーザー ガイド』 ( UG571 ) を参照してください。

UltraScale および UltraScale+ デバイスのフリップチップ アセンブリは、アルファ線放出量が 0.002cph/cm 2 未満と規定されている ULA (ultra-low alpha) 材料を使用して製造されています。したがって、1 平方センチメートル、1 時間あたりに 0.002 個未満のアルファ粒子しか放出しません。