ピンの説明

ユーザー I/O ピン

IO_L[1 ～ 24][P または N]_T[0 ～ 3] [U または L]_N[0 to 12]_ [多目的]_[バンク番号] または

IO_T[0 ～ 3][U または L]_N[0 ～ 12]_[多目的]_[バンク番号]

多目的

入力/出力

ほとんどのユーザー I/O ピンは差動信号に対応しており、差動ペアとしてインプリメントできます。各ユーザー I/O ピンのラベルの意味は、次のとおりです。

• IO はユーザー I/O ピンを示す。

• L[1 ～ 24] は、一意の差動ペアを示す (P/N は正/負側を示す)。L が含まれていなければ、シングルエンドである。

• T[0 ～ 3][U または L] は、ピンに割り当てられたバイト グループと、そのグループ内でのニブル位置 (上位または下位) を示す。

• N[0 ～ 12] は、そのバイト グループ内における I/O の番号を示す。

• [多目的] の部分はピンが提供可能なその他の機能を示す。この機能のために使用しない場合は、ユーザー I/O として使用できる。

• [バンク番号] は、ユーザー I/O ピンに割り当てられたバンクを示す。

GC または HDGC

多目的

入力/出力

グローバル クロック (GC) ピン ペアは各バンクに 4 つずつあります。HDGC ピンはグローバル クロック バッファーに直接アクセスできます。GC ピンは、同じ I/O バンクに隣接するクロック管理タイル (CMT) にあるグローバル クロック バッファー、MMCM、PLL に直接アクセスできます。GC 入力および HDGC 入力は、内部のグローバルおよびリージョナル クロック リソースへの専用の高速アクセスを提供します。GC 入力および HDGC 入力は専用配線を使用します。さまざまなクロック機能でタイミングが特に重視される場合は、クロック入力に GC 入力を利用する必要があります。GC または HDGC ピンは、入力クロックとして使用しない場合ユーザー I/O として扱うことができます。
GC (または HDGC) ピンを使用した設計に関する最新情報は、
『UltraScale アーキテクチャ クロッキング リソース ユーザー ガイド』 ( UG572 ) を参照してください。

VRP ⁽¹⁾

多目的

N/A

P トランジスタの DCI 電圧基準抵抗用です (バンクごと、基準抵抗を使用して Low にプルダウン)。

DBC
QBC

多目的

入力

バイト レーン クロック (DBC および QBC) 入力ピン ペアは、I/O バンク内のビット スライスへのソース同期クロックを直接駆動するクロック入力です。メモリ アプリケーションでは、これらは DQS と呼ばれます。 詳細は、 『UltraScale アーキテクチャ SelectIO リソース ユーザー ガイド』 ( UG571 ) を参照してください。

PERSTN[0 ～ 1]

多目的

入力

PCI Express 用統合ブロックのリセット ピンのデフォルト位置です。

ユーザー I/O 多目的コンフィギュレーション ピン

コンフィギュレーション モードや推奨される外付けプルアップ/プルダウン抵抗の詳細は、 『UltraScale アーキテクチャ コンフィギュレーション ユーザー ガイド』 ( UG570 ) を参照してください。

EMCCLK

多目的

入力

外部マスター コンフィギュレーション クロック。

DOUT_CSO_B

多目的

出力

シリアル デイジー チェーンのデータ出力、または SelectMAP デイジー チェーンのアクティブ Low のチップセレクト出力。

D[04 ～ 31]

多目的

双方向

コンフィギュレーション データ ピン。

A[00 ～ 28]

多目的

出力

アドレス出力。

CSI_ADV_B

多目的

入力または
出力

アクティブ Low のチップセレクト入力またはアドレス有効出力。

FOE_B

多目的

出力

アクティブ Low のフラッシュ出力イネーブル。

FWE_FCS2_B

多目的

出力

BPI フラッシュのアクティブ Low のフラッシュ ライト イネーブルまたは 2 番目の SPI (x8) フラッシュのフラッシュ チップセレクト。

RS[0 ～ 1]

多目的

出力

リビジョン選択出力。

専用 (バンク 0) コンフィギュレーション ピン ⁽²⁾

詳細は、 『UltraScale アーキテクチャ コンフィギュレーション ユーザー ガイド』 ( UG570 ) を参照してください。

M[0 ～ 2]_0

専用

入力

コンフィギュレーション モードの選択ピン。

INIT_B_0

専用

双方向
(オープン
ドレイン)

アクティブ Low の初期化。

CFGBVS_0

専用

入力

バンク 0 およびバンク 65 の電圧選択ピン。このピンにより、専用コンフィギュレーション バンク 0 および多目的バンク 65 の I/O 電圧の動作範囲と電圧許容範囲が決まります。CFGBVS はバンク電圧の要件に従って High または Low に接続してください。

• V _{CCO_0} = 2.5V または 3.3V、CFGBVS を High に接続 (V _{CCO_0} に接続)。

• V _{CCO_0} = 1.5V または 1.8V、CFGBVS を Low に接続 (GND に接続)

注意: デバイスの損傷を防ぐため、このピンは必ず V _{CCO_0} または GND のいずれかに正しく接続してください。

PUDC_B_0

専用

入力

すべての SelectIO ピンに対してコンフィギュレーション中に、内部プルアップを有効にするアクティブ Low 入力です。
0 = コンフィギュレーション前の弱い I/O プルアップ抵抗が有効

1 = コンフィギュレーション前の弱い I/O プルアップ抵抗が無効

POR_OVERRIDE

専用

入力

すべてのコンフィギュレーション モードで使用できます。

パワーオン リセット遅延を無効にします。

注意: コンフィギュレーション前およびコンフィギュレーション中は、このピンをフロートにしないでください。V _CCINT または GND に接続します。V _{CCO_0} には接続しないでください。

POR_OVERRIDE ピンを使用した設計に関する情報は、 『UltraScale アーキテクチャ コンフィギュレーション ユーザー ガイド』 ( UG570 ) を参照してください。

DONE_0

専用

双方向

アクティブ High で、コンフィギュレーションが正常に終了したことを示します。

PROGRAM_B_0

専用

入力

コンフィギュレーション ロジックに対するアクティブ Low の非同期リセットです。

TDO_0

専用

出力

JTAG テスト データ出力。

TDI_0

専用

入力

JTAG テスト データ入力。

RDWR_FCS_B_0

専用

入力/出力

SelectMAP データ バスの方向を制御する入力信号 (High の場合はコンフィギュレーション データ読み出し、Low の場合は書き込み)、またはアクティブ Low のフラッシュ チップセレクト出力です。

TMS_0

専用

入力

JTAG テスト モード データの選択ピン。

TCK_0

専用

入力

JTAG テスト クロック

CCLK_0

専用

入力/出力

コンフィギュレーション クロック。マスター モードでは出力、スレーブ モードでは入力。

D00_MOSI_0

専用

双方向

データ ビット 0 または SPI マスター出力。

D01_DIN_0

専用

双方向

データ ビット 1 またはシリアル モードのデータ入力。

D02_0

専用

双方向

データ ビット 2

D03_0

専用

双方向

データ ビット 3

その他の専用ピン

DXN

専用

N/A

温度検出ダイオード ピン (陽極: DXP、陰極: DXN)。熱ダイオードへのアクセスはバンク 0 の DXP および DXN ピンを使用します。使用しない場合は GND に接続する必要があります。

熱ダイオードを使用する場合は、外部に適切な温度監視 IC を追加する必要があります。使用上のガイドラインは、各温度監視 IC のデータシートを参照してください。

DXP

システム モニター ピン ⁽³⁾

AD[0 ～ 15][P または N]

多目的

入力

システム モニターの差動補助アナログ入力 0 ～ 15。

VCCADC

専用

N/A

システム モニターのアナログ正電源電圧。

GNDADC

専用

N/A

システム モニターのアナログ グランド基準。

VREFP

専用

N/A

基準電圧入力。

VREFN

専用

N/A

基準電圧 GND。

VP

専用

入力

システム モニター専用の差動アナログ入力の正 (P) 側。

VN

専用

入力

システム モニター専用の差動アナログ入力の負 (N) 側。

I2C_SCLK

多目的

双方向

I2C シリアル クロック。I2C 動作時は、システム モニターの DRP インターフェイスに直接接続されます。

重要: SYSMON I2C インターフェイスは電源投入後アクティブになるため、このピンはコンフィギュレーションが完了するまで I2C アクセスにのみ使用してください。

I2C_SDA

多目的

双方向

I2C シリアル データ ラインです。I2C 動作時は、システム モニターの DRP インターフェイスに直接接続されます。

重要: SYSMON I2C インターフェイスは電源投入後アクティブになるため、このピンはコンフィギュレーションが完了するまで I2C アクセスにのみ使用してください。

SMBALERT

多目的

双方向

オプションの PMBus アラート、割り込み信号。Low の場合、PMBus コマンドを使用してクリアする必要のあるシステム故障を示します。SMBALERT_TS に接続します。

詳細は、 『UltraScale アーキテクチャ システム モニター ユーザー ガイド』 ( UG580 ) を参照してください。

重要: デフォルトでは、PMBus はコンフィギュレーション前にアクティブです。コンフィギュレーション前にこのピンが駆動されても問題のないデザインで多目的 I/O ピンとしてのみ使用してください。

このピンは、 Artix UltraScale+ 、 Kintex UltraScale+ 、および Virtex UltraScale+ デバイスにあります。

電源/グランド ピン

電圧仕様の詳細は、 「UltraScale デバイス データシート」 を参照してください。

GND

専用

N/A

グランド ピン。

VCCINT

専用

N/A

内部ロジックの電源ピン。

VCCINT_IO

専用

N/A

I/O バンクの電源ピン。Kintex および 『UltraScale アーキテクチャ PCB デザイン ユーザー ガイド』 デバイスでは VCCINT_IO は VCCINT に接続します。Kintex および Virtex UltraScale+ デバイスでは VCCINT_IO は VCCBRAM に接続します。 UltraScale FPGA と UltraScale+ FPGA 間の移行と電圧の違い (0.72V で動作する -1LI および -2LE) については、 『UltraScale アーキテクチャ PCB デザイン ユーザー ガイド』 ( UG583 ) で解説しています。 『UltraScale アーキテクチャ PCB デザイン ユーザー ガイド』の第 4 章「UltraScale+ FPGA の PCB 電源分配システムと移行」の「電源電圧レベルと VCCINT_IO 接続」の接続マトリックスを参照してください。

VCCINT_GT_[L または R]

専用

N/A

GTM コアの電源ピン。

VCCAUX

専用

N/A

補助回路の電源ピン。

VCCAUX_IO

専用

N/A

I/O バンクの補助電源ピン。ボードでは VCCAUX に接続する必要があります。

注記: XQ 高耐久性 Kintex および Virtex UltraScale+ デバイスのパッケージ ファイル (例: FFRB676) には、VCCAUX_HPIO と VCCAUX_HDIO というパッケージ固有のピン名があります。これらのピンは共通の VCCAUX_IO 電源に接続できます。

VCCIO_HBM_[HBM バンク
番号]

専用

N/A

HBM コンポーネント I/O 電源 (VDDQ)

VCC_HBM_[HBM バンク
番号]

専用

N/A

HBM コンポーネント コア電源 (VDDC)

VCCAUX_HBM_[HBM
バンク番号]

専用

N/A

HBM コンポーネント ワード ライン電圧バンプ (VPP)

VCCBRAM

専用

N/A

ブロック RAM 電源ピン。

VBATT

専用

N/A

復号化キーを格納したメモリのバックアップ電源。このメモリを使用しない場合は、適切な V _CC または GND に接続する必要があります。

VCCO_[バンク番号] ⁽⁴⁾

専用

N/A

出力ドライバーの電源ピン (バンクごと)。

VREF_[バンク番号]

専用

N/A

入力しきい値電圧ピン。

RSVDGND

専用

N/A

予約ピン — GND へ接続してください。
これらのピンは、 Artix UltraScale+ 、 Kintex UltraScale+ 、および Virtex UltraScale+ デバイスで提供されています。

ヒント: フットプリントに互換性のあるデバイスであっても、このピンは異なるラベルが付けられ、異なる目的で機能することがあります。デバイス間の移行を計画している場合は、フットプリントに互換性のあるすべてのデバイスに機能を含める必要があります。

RSVD

専用

N/A

予約ピン — フローティング。

ヒント: フットプリントに互換性のあるデバイスであっても、このピンは異なるラベルが付けられ、異なる目的で機能することがあります。デバイス間の移行を計画している場合は、フットプリントに互換性のあるすべてのデバイスに機能を含める必要があります。

マルチギガビット シリアル トランシーバー ピン (GTHE3 および GTYE3)

GTH、GTY トランシーバーの詳細は、 『UltraScale アーキテクチャ GTH トランシーバー ユーザー ガイド』 ( UG576 ) または 『UltraScale アーキテクチャ GTY トランシーバー ユーザー ガイド』 ( UG578 ) を参照してください。

MGTHRX[P または N][0 ～ 3]
_[GT クワッド番号]

専用

入力

GTH クワッドの差動受信ポート。

MGTHTX[P または N][0 ～ 3]
_[GT クワッド番号]

専用

出力

GTH クワッドの差動送信ポート。

MGTYRX[P または N][0 ～ 3]
_[GT クワッド番号]

専用

入力

GTY クワッドの差動受信ポート。

MGTYTX[P または N][0 ～ 3]
_[GT クワッド番号]

専用

出力

GTY クワッドの差動送信ポート。

MGTYRX[P または N][0 ～ 3]
_[GT デュアル番号]

専用

入力

GTM デュアルの差動受信ポート。

MGTYTX[P または N][0 ～ 3]
_[GT デュアル番号]

専用

出力

GTM デュアルの差動送信ポート。

MGTAVCC_[L または R]
[N、UC、C、LC、または S] ⁽⁵⁾

専用

入力

レシーバーおよびトランスミッター内部回路のアナログ電源
ピン。

MGTAVTT_[L または R]
[N、UC、C、LC、または S] ⁽⁵⁾

専用

入力

送信ドライバーのアナログ電源ピン。

MGTVCCAUX_[L または R]
[N、UC、C、LC、または S] ⁽⁵⁾

専用

入力

トランシーバーの補助アナログ クワッド PLL (QPLL) 電源電圧。

MGTREFCLK[0 または 1]
[P または N]

専用

入力

トランシーバーの差動基準クロック。

MGTAVTTRCAL_[L または R]
[N、UC、C、LC、または S] ⁽⁵⁾

専用

N/A

内部キャリブレーション終端の精度基準抵抗ピン。

MGTRREF_[L または R]
[N、UC、C、LC、または S] ⁽⁵⁾

専用

入力

内部キャリブレーション終端の精度基準抵抗ピン。

注記:

1. VRP ピンの詳細は、 『UltraScale アーキテクチャ SelectIO リソース ユーザー ガイド』 ( UG571 ) の DCI のセクションを参照してください。

2. 専用コンフィギュレーション ピンはすべて V _{CCO_0} から電源が供給されます。

3. オンチップ モニタリングのサポートに必要なデフォルト接続の詳細は、 『UltraScale アーキテクチャ システム モニター ユーザー ガイド』 ( UG580 ) を参照してください。

4. ボンディングされていないバンクの V _CCO ピンは、パッケージ移行のために当該バンクの V _CCO に接続する必要があります。ボンディングされていない V _CCO ピンをほかの電源に接続しないでください。パッケージ移行の必要がなければ、ボンディングされていないバンクの V _CCO ピンは、汎用電源 (V _CCO または GND) に接続できます。

5. L (left: 左側) または R (right: 右側) に加え、N (north: 上部)、UC (upper center: 上部中央)、C (center: 中央)、LC (lower center: 下部中央)、および S (south: 下部) は、GT トランシーバー クワッド電源グループを示します。たとえば、RUC は FLGA2577 パッケージの右側上部中央の電源グループを示し、LLC は左側下部中央の電源グループを示します。