DMA FIFO およびストリーム スイッチ FIFO のサイズは、VCD ベースの解析を使用して Vitis IDE のタイムラインで表示できます。IDE では、シミュレーションで使用された FIFO の深さが表示されます。IDE は、デザイン ストールの問題を分析し、必要に応じて FIFO のサイズを最適化できます。これは、デザイン パフォーマンスの最適化に役立ちます。
FIFO のサイズの表示をイネーブルにするには、
aiesimulator の VCD ダンプ オプションを有効にする必要があります。シミュレーションの実行結果は、IDE で確認することもできます。aiesimulator --pkg-dir=./Work --online -wdb -text
vitis -a aiesimulator_output/default.aierun_summaryシミュレータの実行方法および実行結果の表示方法の詳細は、Vitis IDE での AI エンジンのストール解析 を参照してください。
ヒント: シミュレーションでデザインがハングする場合は、
--simulation-cycle-timeout=<cycles> オプションを使用して aiesimulator シミュレーションを設定した時間で停止できます。