cosim
オプションは、HLS 合成で生成された RTL を検証するために使用する C/RTL 協調シミュレーション プロセスに適用されます。プロセスには、『Vitis 高位合成ユーザー ガイド』 (UG1399) の「Vitis HLS の C/RTL 協調シミュレーション」で説明するように、先に使用した C/C++ テストベンチを C シミュレーションで使用することや、RTL デザインをビヘイビアー シミュレーションで使用することが含まれます。
- cosim.O
-
デバッグ コンストラクトを排除した最適化コンパイルをイネーブルにします。デフォルトは false で、コンパイルがデバッグ モードで実行されて、デバッグがイネーブルになります。C/C++ テストベンチと RTL ラッパーの最適化コンパイルをイネーブルにすると、コンパイル時間は長くなりますが、ランタイム パフォーマンスは向上します。
cosim.O=true
- cosim.argv
-
ビヘイビアー テストベンチの引数リストを指定します。指定した
<arg>
が C テストベンチのmain()
関数に渡されます。cosim.argv=arg1 arg2
- cosim.compiled_library_dir
-
サードパーティ シミュレータを使用したシミュレーション中に使用するコンパイル済みライブラリのディレクトリを指定します。
<arg>
は、コンパイル済みライブラリのディレクトリへのパスです。ライブラリは、compile_simlib
コマンドを使用して前もってコンパイルしておく必要があります。詳細は、『Vivado Design Suite Tcl コマンド リファレンス ガイド』 (UG835) を参照してください。cosim.compiled_library_dir=../../simLib
- cosim.coverage
-
VCS シミュレータを使用したシミュレーションでの範囲を指定します。
cosim.coverage=true
- cosim.disable_binary_tv
-
協調シミュレーションでバイナリ テスト ベクター形式をディスエーブルにします。
cosim.disable_binary_tv=true
- cosim.disable_deadlock_detection
-
デッドロック検出をオフにし、協調シミュレーションのデッドロック ビューアーで開きます。
cosim.disable_deadlock_detection=true
- cosim.disable_dependency_check
-
協調シミュレーションを実行する際に、依存性チェックをディスエーブルにします。
cosim.disable_dependency_check=true
- cosim.enable_dataflow_profiling
-
このオプションは、協調シミュレーション中にチャネル サイズをトラックするデータフロー チャネル プロファイリングをオンにします。『Vitis 高位合成ユーザー ガイド』 (UG1399) の「[Dataflow] ビュー」セクションで説明するように、この機能は必ずオンにして、データフロー データを取り込むようにしてください。
cosim.enable_dataflow_profiling=true
- cosim.enable_fifo_sizing
-
協調シミュレーション中にデータフロー プロファイリング用の自動 FIFO チャネル サイズ調整をイネーブルにします。
cosim.enable_fifo_sizing=true
- cosim.enable_tasks_with_m_axi
-
hls::task
と一緒に使用するために、安定したm_axi
インターフェイスをイネーブルにします。cosim.enable_tasks_with_m_axi=true
- cosim.hwemu_trace_dir
-
ハードウェア エミュレーション時に生成されたテスト ベクターを、協調シミュレーション時にテストベンチとして使用する場所を指定します。テスト ベクターは、RTL のコンフィギュレーション で説明するように、
syn.rtl.cosim_trace_generation
コマンドで生成されます。この引数により、ハードウェア エミュレーション結果で Vitis カーネルのカーネルとインスタンス名を指定して、HLS コンポーネントのテスト ベクターを検索できます。cosim.hwemu_trace_dir=../../dct/dct_2
- cosim.ldflags <arg>
-
シミュレーションでリンカーに渡すオプションを指定します。通常は、インクルード パス情報または C/C++ テストベンチのライブラリ情報を渡すのに使用されます。
cosim.ldflags=ldExample
- cosim.mflags <arg>
-
C シミュレーションでコンパイラに渡すオプションを指定します。通常、コンパイル速度を上げるために使用されます。
cosim.mflags=mExample
- cosim.random_stall
-
協調シミュレーション中の最上位インターフェイスのランダム停止をイネーブルにします。
cosim.random_stall=true
- cosim.rtl
-
C/RTL 協調シミュレーションに使用する言語を Verilog か VHDL に指定します。デフォルトは verilog です。
cosim.rtl=vhdl
- cosim.setup
-
シミュレーションは実行せず、HLS コンポーネントの cosim ディレクトリにシミュレーション バイナリを作成します。シミュレーションは、後でコンパイルされた実行ファイルから実行できます。デフォルトは false で、設定完了後に協調シミュレーションが実行されます。
cosim.setup=true
- cosim.stable_axilite_update
-
前のトランザクションと比較して安定したレジスタを設定するには
s_axilite
をイネーブルにします。cosim.stable_axilite_update=true
- cosim.tool
-
C テストベンチを使用して RTL を協調シミュレーションするのに使用する HDL シミュレータを指定します。指定されない場合は、デフォルトで Vivado シミュレータ (xsim) が使用されます。
- auto
- vcs
- modelsim
- riviera
- isim
- xsim
- ncsim
- xceilum
cosim.tool=modelsim
- cosim.trace_level
-
C/RTL 協調シミュレーション中の波形トレースのレベルを指定します。
-
none
: トレース データは保存されません。これがデフォルトです。 -
all
: すべてのポートおよび信号波形がトレース ファイルに保存されます。 -
port
: 最上位ポートの波形トレースのみが保存されます。 -
port_hier
: そのデザイン階層のポートすべてのトレース情報が保存されます。
cosim.trace_level=port
トレース ファイルは、シミュレーションが実行されると、
cosim.rtl
オプションに使用した設定によって、コンポーネントの sim/Verilog または sim/VHDL フォルダーに保存されます。 -
- cosim.user_stall
-
協調シミュレーション中に使用する JSON ストール ファイルを指定します。ストール ファイルは、
cosim_stall
コマンドを使用して生成できます。cosim.user_stall=../../stall.json
- cosim.wave_debug
-
波形およびシミュレーション結果を表示するため Vivado シミュレータの GUI を開きます。データフローおよび順次処理と同様、生成された RTL ではすべてのプロセスを表示する波形をイネーブルにします。このオプションは、
cosim.tool=xsim
を設定して協調シミュレーションに Vitis シミュレータを使用する場合にのみサポートされます。詳細は、「シミュレーション波形の表示」を参照してください。cosim.wave_debug=true