Vitis 開発フローでは、PL カーネル (またはコンパイル済みオブジェクト (.xo) ファイル) は AMD デバイスのプログラマブル ロジック領域で実行されるプロセッシング エレメントです。Vitis コア開発キットは、C/C++ で記述されて v++ HLS コンパイラでコンパイルされた PL カーネル、および RTL IP で設計されて Vivado Design Suite でパッケージングされた PL カーネルをサポートしています。
ソース言語に関係なく、PL カーネルのプロパティはすべて同じで、同じ要件に従っている必要があります。
- [Control Scheme]: カーネルは、ソフトウェアで制御可能なものと、データ駆動型のものがあります。つまり、PL カーネルは XRT を実行するソフトウェア アプリケーションまたは利用可能なドライバーを使用して制御されるか、ソフトウェアによって管理されず、代わりにデータの到着によって駆動されます。
- [HW Interfaces]: カーネルは、ソフトウェア制御かデータ駆動かに関係なく、AXI4 インターフェイスをデザインに使用する必要があります。
- [Clocks and Resets]: カーネルは、カーネルとプラットフォームをシステムに同期させるためのクロックと、追加制御のためのオプションのリセットを必要とします。