HLS 合成レポート - 2023.2 日本語

HLS コンパイラは、シミュレーション、合成、協調シミュレーションの多くのレポートを生成します。これらのレポートは、PL カーネルの高位合成 (HLS) プロセスの詳細を提供します。メイン レポートは、カスタム ハードウェア ロジックの FPGA リソース使用量の見積もり、動作周波数、レイテンシ、およびインターフェイス信号を示す合成サマリです。これらの詳細は、カーネルの最適化に役立つ多数の情報を提供します。

Vitis Unified IDE から実行した場合、このレポートは <hls_component>.hlscompile_summary という HLS コンポーネント ディレクトリに保存されます。サマリ レポートを表示するには、C Synthesis/Reports ヘディングの下の HLS コンポーネントの Flow Navigator から開くか、、[Analysis] ビュー (Vitis アナライザー) の使用 で説明されるように、コンパイル サマリまたはリンク サマリを開きます。