Vivado 合成、インプリメンテーション、およびタイミング クロージャの管理 - 2023.2 日本語

Vitis 統合ソフトウェア プラットフォームの資料: アプリケーション アクセラレーション開発 (UG1393)

Document ID
UG1393
Release Date
2023-12-13
Version
2023.2 日本語
ヒント: このトピックでは、 『FPGA および SOC 用 UltraFast 設計手法ガイド』 (UG949) または 『Versal アダプティブ SoC デザイン ガイド』 (UG1273) に説明されている Vivado Design Suite ツールおよび設計手法を理解いる必要があります。

前述のように、Vitis リンク プロセスでは、リンクされたハードウェア デザインをインプリメントするために、Vitis 統合フローおよび VitisVivado にエクスポートするフローの 2 種類のフローをサポートしています。どちらのフローでも、Vivado Design Suite を使用して、リンクされたシステム デザインの合成とインプリメンテーションを実行します。Vivado ツールの使い方は、2 つのフロー間で異なります。

次の図に、Vitis 統合フローを示します。Vivado Design Suite を使用して拡張可能なハードウェア プラットフォーム (.xsa) を構築し、Vitis ツールに渡し、AI エンジン グラフ アプリケーションおよびシステム デザイン用の追加 PL カーネルの開発に使用されます。Vitis 統合フローでは、v++ のリンク段階でシステム デザインが Vitis 統合フローの Vivado Design Suite で合成およびインプリメントされます。

図 1. Vitis 統合フロー

VitisVivado にエクスポートするフローでは、標準的なリンク デザインの修正をしますが、Vivado 合成を実行する前に停止し、代わりに Vitis Metadata Archive (.vma) ファイルにすべての関連デザイン データをカプセル化して Vivado ツールに再びインポートします (次の図を参照)。このフローの場合、.xsa ファイルを Vitis デザイン チームに渡して、システム設計用に AI エンジン グラフ アプリケーションと PL カーネルが開発されたら、.vma ファイルを Vivado ツールに戻します。シミュレーション、合成、インプリメンテーションはユーザーが手動で完成させる必要があります。

図 2. VitisVivado にエクスポートするフロー