タイミング解析の詳細を説明する前に、デザインがハードウェアで実行する準備ができたことが、タイミング レポートのどの部分に示されるかを知っておくことが重要です。
重要: デザインが完全に配置配線されたら、タイミング サインオフはインプリメンテーション結果の解析における必須の手順です。
デフォルトでは、Vivado Design Suite でプロジェクトを使用する場合、テキスト形式のタイミング サマリ レポートが自動的に生成されます。このレポートは、インプリメンテーション後にメモリにデザイン チェックポイントを読み込んで、インタラクティブなバージョンを生成することもできます。
重要: タイミング サマリ レポートにはバス スキュー制約は含まれません。バス スキュー制約をレポートするには、コマンド ラインで
report_bus_skew
コマンドを実行する必要があります。このコマンドは GUI ではサポートされていません。タイミング サインオフ検証手法の詳細は、 『FPGA および SOC 用 UltraFast 設計手法ガイド』 (UG949) のこのセクションを参照してください。