[Report Timing Summary] - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック (UG906)

Document ID
UG906
Release Date
2023-10-19
Version
2023.2 日本語

タイミング解析は、合成後であればどの時点でも実行できます。合成およびインプリメンテーション run で自動的に生成されるタイミング サマリ レポートを確認できます。

合成済みデザインまたはインプリメント済みデザインをメモリに読み込むと、次の方法でインタラクティブ タイミング サマリ レポートを生成できます。

  • Flow Navigator > Synthesis
  • Flow Navigator > Implementation
  • Reports > Timing > Report Timing Summary

これと同等の Tcl コマンドは、report_timing_summary です。

report_timing_summary オプションの詳細は、 『Vivado Design Suite Tcl コマンド リファレンス ガイド』 (UG835)このセクションを参照してください。

合成済みデザインでは、AMD Vivado™ IDE タイミング エンジンが接続およびファンアウトに基づいてネット遅延を見積もります。セルがユーザーにより配置されていれば、そのセル間のネット遅延はより正確になります。I/O や GT などの一部のセルが事前に配置されているパスでは、クロック スキューが大きい可能性があります。

インプリメント済みデザインでは、ネット遅延は実際の配線情報に基づきます。タイミング サインオフには、完全に配線されたデザインを使用してください。デザインが完全に配線されているかどうかは、Route Status レポートで確認できます。

Tcl コンソールまたは GUI から実行する場合、-cells オプションを使用して 1 つまたは複数の階層セルに範囲を指定できます。レポートの範囲を指定する場合、セルで開始または終了するパス、およびセルに完全に含まれるデータパス セクションを含むパスのみがレポートされます。

Tcl コンソールから実行する場合、レポートの最初のセクションは、最新の report_methodology 実行から設計手法違反のサマリです。report_timing_summary を GUI から実行した場合は、このセクションは「Methodology Summary」という名前になります。report_methodologyreport_timing_summary の前に実行されていない場合は、このセクションは空になります。最後に report_methodology を実行してからデザインに変更を加えた場合、違反サマリが最新でない可能性があります。