RQS_TIMING-202: Add Extra Pipelining to Wide Multipliers - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック (UG906)

Document ID
UG906
Release Date
2023-10-19
Version
2023.2 日本語

幅の広い乗算器 (少なくとも 1 つのポートの幅がそのアーキテクチャの DSP スライスでサポートされる最大幅よりも広い場合) には、DSP スライスの最大動作周波数を達成するために追加のパイプラインが必要です。必要なパイプライン段数は、必要な幅によって異なります。

RTL で幅の広い乗算器の出力に段を追加すると、それらが合成で最適な位置に移動され、コードを簡単に書き直すことができます。