TIMING-47: False Path, Asynchronous Clock Group or Max Delay Datapath Only Constraint between Synchronous Clocks - 2024.1 日本語

Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック (UG906)

Document ID
UG906
Release Date
2024-06-05
Version
2024.1 日本語

同期クロック <clock_group> および <clock_group> の間に <message_string> タイミング制約が設定されています (Vivado IDE の Timing Constraint ウィンドウの制約位置 <message_string> を参照)。set_false_pathset_clock_groups、または set_max_delay -datapath_only を使用して同期クロック全体を除外すると、ハードウェアでエラーが発生する可能性があります。