ソース ピン <pin> とデスティネーション ピン <pin> の間にタイミング パスがあります。2 つのラッチは <positive|negative> レベルが認識され、パス要件は 0 ns です。0 ns パス要件は控えめなラッチ解析からのもので、タイム ボローイング計算のため実行時間に大きく影響する可能性があります。このようなトポロジは、パス要件を現実的な値 (クロック周期の 1/2 以上) に調整するためにマルチサイクル パス制約が設定されていない場合は推奨されません。
ソース ピン <pin> とデスティネーション ピン <pin> の間にタイミング パスがあります。2 つのラッチは <positive|negative> レベルが認識され、パス要件は 0 ns です。0 ns パス要件は控えめなラッチ解析からのもので、タイム ボローイング計算のため実行時間に大きく影響する可能性があります。このようなトポロジは、パス要件を現実的な値 (クロック周期の 1/2 以上) に調整するためにマルチサイクル パス制約が設定されていない場合は推奨されません。