電源デザイン - 2023.2 日本語

Power Design Manager ユーザー ガイド (UG1556)

Document ID
UG1556
Release Date
2023-10-18
Version
2023.2 日本語

電源設計シートには、現在の見積りに基づいた電源および電源デカップリング ネットワークを正しく設計するために必要なすべての情報が表示されます。

図 1. 電源デザイン
[Power Rail Group] (読み取り専用)
選択したデバイスに基づいて必要な電源レール グループと電源レール統合を表示します。
[Schematic Name]
各電源レール グループに独自の回路図名を追加できます。これは、電力ベンダーまたは回路図チェックリストと併用する場合に、エクスポートされる XML ファイルへ追加されます。
[Power Domain/Sequence] (読み取り専用)
レギュレータが属する電源ドメインと、その電源オン/オフ シーケンス内の位置を表示します。
ヒント: パワー オフ シーケンスは、パワー オン シーケンスの逆です。PDM は、選択された電源レール統合オプションに基づいて、PMC およびその他のドメインのすべてのシーケンス情報を提供します。
図 2. 電源ドメインのシーケンス
[Voltage]
電源レールの電圧を変更できます。ここでの変更は、[Power Supply] 表のそれに接続される電源すべてに影響します。
ヒント: AC リップルと DC トレランスをカバーする電源デザインに正と負の範囲のバランスが調整されるので、電圧は TYP 値のままにしておくことをお勧めします。AC リップルと DC トレランスの値は、電圧が TYP に設定されている場合にのみ適用されます。電圧を調整する場合は、電源レールが許容範囲内に収まるように、AC リップルと DC トレランスの要件を再計算する必要があります。
[AC Ripple]
各電源レール グループに許容される AC リップルを表示します。
[DC Tolerance]
レギュレータ出力に許容される DC トレランスを表示します
[Dynamic (A)]
電流見積もりに基づいて電源レールから供給される Versal アダプティブ SoC レールのダイナミック電流の合計。
[Step Current (A)]
電流見積もりに基づいて電源レールから供給される Versal アダプティブ SoC レールのステップ負荷の合計。
[Total (A)]
電源レールの電流要件合計、電源レールから供給される Versal アダプティブ SoC レールの合計。パワーオン電流が動作電流より大きい場合は、PoC 要件が表示されます。
[Power Delivery Supply Current (A)]
各電源レールの電源供給の電流仕様を検証のために入力します。各レールの電流を入力すると、現在の電力見積もりに対して検証されます。最新の見積もりを使用した方が正確な結果になります。可能であれば、Report_Power からのインポートが使用され、検証されます。
[Power Delivery Margin]
各電源レール グループの電流を入力する際に、選択した電力供給を検証できます。PDM は、電力供給ソリューションのマージンを検証し、表示します。特性評価レベルを使用することで、マージンがダイナミック要件に追加されるようになります。これは、スタティック要件 + (ダイナミック要件 + 特性評価レベル) で計算されます。

デカップリング キャパシタの表

デカップリング キャパシタの表は、現在の見積もりと VCCINT に入力されたステップ負荷に基づいた必要なデカップリングを示しています。表には、次の 6 種類のキャパシタがリストされます。各キャパシタのサイズと自己共振周波数は、次のとおりです。
330µF-1210
通常の自己共振周波数は 0.3 MHz です。
100µF-0805
通常の自己共振周波数は 0.5 MHz です。
47µF-0603
通常の自己共振周波数は 0.8 MHz です。
22µF-0603
トランシーバーには必須です。通常の自己共振周波数は 1.0 MHz です。
10µF-0402
通常の自己共振周波数は 2 MHz です。
1.0µF-0201
通常の自己共振周波数は 10 MHz です。
ヒント: PDN シミュレーションを実行して、完成した PCB デザインに基づいてデカップリング キャパシタの量と配置を検証することをお勧めします。