UltraRAM - 2023.2 日本語

[UltraRAM] ページには、288 kb の UltraRAM ブロック専用の消費電力見積もりが記載されます。このため、UltraRAM リソースは手動で見積もるか、計算する必要があります。UltraRAM の構造を定義する設定には、次のものがあります。

[Cascade Group Size]

UltraRAM ブロックは、カスケード接続をサポートして大容量のメモリ配列を作成し、カスケード接続の UltraRAM を一度に 1 つだけイネーブルにすることで、全体的な消費電力を削減します。たとえば、[Cascade Group Size] が 4 に設定された 20 個の UltraRAM ブロックの場合、20/4 となり、4 ブロックずつカスケード接続された 5 セットの UltraRAM となります。カスケード接続を使用しない場合は、[Cascade Group Size] の値を 1 に設定します。[Cascade Group Size] は垂直カスケードに適用されるので、配列の深さは増加します。

[Latency]

オプションの UltraRAM パイプライン レジスタは、IRG_PRE (入力) または REG_CAS (カスケード) です。デフォルト値は、[Cascade Group Size] を 3 で割った値となります。UltraRAM のカスケードがない場合は、IREG_PRE のみを使用できます。この場合、[Latency] は 1 になります。

[Mode]

URAM288 (ECC なし) または URAM288_with_ECC のいずれかを選択します。

UltraRAM の動作は、次の設定で定義されます。

[Sleep Rate]

UltraRAM SLEEP 入力ピンがアサートされる時間の割合 (%)。Automatic Sleep Mode には Auto もサポートされています。

[Average Inactive Cycles]

スリープ モード時の連続した非アクティブ サイクルの平均数。最小値は 10 を超える値か、[Cascade Group Size] から 2 を引いた値です。

[Input Toggle Rate]

ポート A とポート B の両方のデータ入力 (DIN) の平均トグル レート。

[Output Toggle Rate]

ポート A とポート B の両方のデータ出力 (DOUT) の平均トグルレート。

[Clock (MHz)]

UltraRAM または UltraRAM モジュールのクロック周波数。

UltraRAM ポート A および B に指定される値は、次のとおりです。

[Data Width]

値が最大値である 72 ビット未満の場合は、正確なデータ幅を指定します。

[Enable Rate]

UltraRAM がイネーブルになっている時間の割合 (%)。

[Write Enable]

[Enable Rate] に関係なく、書き込みイネーブル入力がアサートされる時間の割合 (%)。書き込みイネーブル ピンは、UltraRAM の RDB_WR_A および RDB_WR_B ピンです。