UltraScale+ デバイスの DSP - 2023.2 日本語

Power Design Manager ユーザー ガイド (UG1556)

Document ID
UG1556
Release Date
2023-10-18
Version
2023.2 日本語

AMD デバイス ファミリには、それぞれ異なる機能を備えたデジタル信号処理 (DSP) ブロックがあります。DSP の情報を入力する前に、まず 『UltraScale アーキテクチャ DSP スライス ユーザー ガイド 』 (UG579) を参照して、[DSP] タブのパラメーターについて理解しておく必要があります。

注記:
  • PDM では、DSP のデフォルトの構成は 27x18 とされています。正確な消費電力の見積もりを得るため、トグル レートを適宜調整する必要があります。たとえば、18x18 DSP のトグル レートが 25% とすると、それに 0.86 を掛けた値の 21.5% を PDM に入力します。同様に、12x12 の構成では、実際のトグル レートに 0.8 を掛けて調整します。
  • DSP にはクロック イネーブル (CE) ポートがあります。[Toggle Rate] 列にデータを入力する場合は、データ入力トグル レートを DSP スライスのクロック イネーブル レートで乗算してください。たとえば、ランダム データ (通常、トグル レート 38% 以下) が DSP スライスへ入力され、このスライスのクロック イネーブル レートがわずか 50% しかない場合は、出力データのトグル レートが CE で削減されて 19% (38% x 50%) となります。
  • 乗算器 (MREG) 内にレジスタがあるファミリでは、このパイプライン レジスタを使用することでダイナミック消費電力を抑えることができます。