AMD Versal™ アダプティブ SoC アーキテクチャでは、異なる機能ブロックが専用の電源レールを使用して電力供給される消費電力ドメインに分割されます。これらの電源レールは、さまざまな電源に接続できます。次の図は、Versal デバイス上の回路がどのように消費電力ドメインに分割されるかをデバイス レベル別に示しています。
注記: 正確なレイアウトは、ターゲットの Versal デバイスとそのサイズによって異なることがあります。
図 1. デバイス レベルの消費電力ドメイン
| 電源デバイス レール | 説明 |
|---|---|
| PMC デバイス レール (VCC_PMC) | これは、デバイスの Always-On デバイス レールです。デバイス動作を開始して維持するために必要な唯一のコア ドメインです。 |
| PS 低電力デバイス レール (VCC_PSLP) | USB を使用してプライマリ デバイスを設定するには、PMC デバイス レールに加えて、このデバイス レールがアップになっている必要があります。このデバイス レールは RPU (Realtime Processing Unit - Arm® Cortex-R5F コア) に電力を供給します。このデバイス レールは多くの低消費電力モードに関連付けられているため、これらのモードの消費電力要件を満たす消費電力アイランドが含まれます。 |
| PS フル電力デバイス レール (VCC_PSFP) | このデバイス レールは、低電力モードでは不要なプロセッシング システム (PS) 内の APU (Application Processing Unit - Arm® Cortex®-A72 コア) に電力を供給します。 |
| NoC および DDRMC デバイス レール (VCC_SOC) | この電源デバイス レールには、NoC および Hardened Memory Controller が含まれます。このデバイス レールは、PL デバイス レールがアップの場合、アップにする必要があります。 |
| コアおよび PL デバイス レール (VCCINT) | このデバイス レールには、PL、CCIX PCIe® Module (CPM)、AI エンジン の内部コア ロジックが含まれます。 |
| PL RAM デバイス レール (VCC_RAM) | この電源は、PL RAM および PL クロッキング ネットワークに電力を供給します。このレールは、VCCINT デバイス レールがアップの間は常にアップ状態になります。この電源がダウンしている場合、VCCINT デバイス レールはパワーオン リセットになります。 |
| バッテリ駆動デバイス (BPD) レール (VCC_BATT) | これは、RTC コアとバッテリ バックアップ RAM (BBRAM) の電源デバイス レールです。デバイスがオフの場合、このドメインはバッテリ電源 (VCC_BATT) になり、それ以外の場合は、PMC/PS 補助電源 (VCCAUX_PMC) がこのデバイス レールに電力を供給します。 |
| アナログ デバイス レール | このデバイス レールには、GT*_AVCC、GT*_AVTT、GT*_VCCAUX という 3 つの電源があります。GT*_AVCC は、トランシーバーの内部アナログ回路へのアナログ電源です。この回路には、PLL、トランスミッター、およびレシーバー用のアナログ回路が含まれます。GT*_AVTT は、トランスミッター回路およびレシーバー回路へのアナログ電源です。GTY_VCCAUX は、トランシーバーの QPLL へ電圧を供給するアナログ補助電源です。 注記: GTP の場合、レールは GTP_AVCC、GTP_AVT、および GTP_VCCAUX です。GTM の場合、レールは MGTM_AVCC、MGTM_AVTT、および MGTM_VCCAUX です。デバイスによりますが、これは、GTY、GTYP、および GTM トランシーバーになります。
|
| VCCO デバイス レール | このデバイス レールには、VCCO 電源すべてが含まれ、すべてのデバイス I/O に電力を供給します。 |