HBM タブは、AMD Virtex™ UltraScale+™ HBM デバイスの場合にのみ表示されます。このタブは、高帯域幅メモリの消費電力を見積もるために使用します。各 HBM デバイスには、1 つまたは 2 つの 32 Gb メモリ スタックが含まれます。
Page Hit Rate は、オープン ページにアクセスするメモリ トランザクションの見積もりレートで、最高速のアクセスになります。たとえば、消費電力を削減してより効率的なオープン ページ内の場合、順次メモリ アクセスになる可能性が高くなります。
メインの表の各行は、HBM スタックの継続 2 Gb セクションにアクセス可能な AXI ポートに関連する擬似チャネルを表示します。Stack0 に関連付けられた擬似チャネルは 16 個、Stack1 に関連付けられた擬似チャネルは 16 個あります。8 個の専用メモリ コントローラーの 1 つを使用して、16 個の擬似チャネルがぞれぞれ HBM にアクセスする必要があり、各メモリ コントローラーは 2 つの HBM 2 Gb セクションに同時にアクセスします。
各メモリ コントローラーのデータ レートは、Mb/s で指定します。有効な範囲は 100 ～ 1800 (-1 デバイス スピードの場合は 1600) です。同じスタック内でも異なるレートにできますが、整数の倍数にする必要があります。たとえば、スタックにレート 1800 のメモリ コントローラーが含まれる場合、次に遅い有効なレートは 900 (1/2) で、その次に遅いレートは 450 (1/4) のようになっていきます。
[Read Rate] および [Write Rate] の条件は、次のとおりです。
- [Page Hit Rate] が 75% 未満の場合に、(Read Rate + Write Rate) が 50% 以下
- [Page Hit Rate] が 75% 以上の場合に、(Read Rate + Write Rate) が 90% 以下