説明
アクティブ ソリューションの Vitis HLS プロジェクトを合成します。
このコマンドは、アクティブ ソリューションのコンテキストでのみ実行可能です。データベースにあるエラボレート済みデザインは、設定されている制約に基づいて、スケジューリングされて RTL にマップされます。
構文
csynth_design [OPTIONS]オプション
-
-dump_cfg - 合成前の制御フロー グラフ (CFG) を記述します。
-
-dump_post_cfg - 合成後の制御フロー グラフ (CFG) を記述します。
-
-synthesis_check - 合成前のデザイン ルール チェックを実行しますが、RTL は生成しません。
例
最上位デザインで Vitis HLS 合成を実行します。
csynth_design